ศูนย์นักพัฒนา Intel® SoC FPGA Bare-metal

1.ข้อกําหนดเบื้องต้น

สร้างบัญชี Intel ของฉัน

• สร้างบัญชี My Intel ของคุณจากหน้า My Intel
• บัญชี My Intel ของคุณสามารถยื่นคําขอรับบริการ ลงทะเบียนสําหรับชั้นเรียน ดาวน์โหลดซอฟต์แวร์ เข้าถึงแหล่งข้อมูล หลักสูตรการฝึกอบรม และอีกมากมาย

ข้อควรพิจารณาเกี่ยวกับการออกแบบ

Bare-metal คืออะไร?

• Bare Metal แสดงถึงอินเตอร์เฟซรีจิสเตอร์จริงและคุณสมบัติฮาร์ดแวร์ของระบบโปรเซสเซอร์
  
• การพัฒนา Bare-metal ใช้สภาพแวดล้อมรันไทม์ของซอฟต์แวร์ที่ไม่ได้ใช้ระบบปฏิบัติการหรือ RTOS
• ในการกําหนดค่าเซิร์ฟเวอร์เฉพาะ สามารถใช้ HPS ของ FPGAs SoC ได้ Intel นําเสนอ HWLIB ที่ประกอบด้วย API ระดับสูงและมาโครระดับต่ําที่ช่วยให้คุณสามารถใช้อุปกรณ์ต่อพ่วง HPS ส่วนใหญ่ได้

ทําไมต้องเป็น Bare-metal

• ข้อดีของการใช้วิธีการแบบ Bare-Metal คือ:
• การควบคุมฮาร์ดแวร์อย่างสมบูรณ์แบบ
• ประสิทธิภาพที่เพิ่มขึ้น
• ขนาดที่น้อยที่สุด (ทั้งพื้นที่แฟลชและหน่วยความจํา)
• ไม่ขึ้นกับซอร์สโค้ดหรือไลบรารีอื่นๆ
• ง่ายต่อการพิสูจน์ความถูกต้องอย่างเป็นทางการและดําเนินการวิเคราะห์การครอบคลุมโค้ด
• เหตุผลอื่น ๆ สําหรับการเลือกการพัฒนาแบบ Bare-metal คือ:
• ต้องดําเนินการนําบอร์ดมาใช้และมุ่งเน้นที่อุปกรณ์ต่อพ่วงทีละตัว
• ต้องการใช้รหัสเดิมที่มีอยู่ที่ได้รับการพัฒนาแล้วเป็น Bare-metal
• ขาดประสบการณ์การใช้งานระบบปฏิบัติการหรือ RTOS

ข้อพิจารณาเกี่ยวกับเซิร์ฟเวอร์เฉพาะ

ในการพัฒนาแอปพลิเคชันเซิร์ฟเวอร์เฉพาะสําหรับ HPS คุณต้องคุ้นเคยกับความสามารถรันไทม์ที่กําลังพัฒนาเพื่อให้มั่นใจว่าแอพพลิเคชั่นของคุณใช้ทรัพยากรที่มีในระบบย่อยของ CPU ได้อย่างมีประสิทธิภาพ ตัวอย่างของสิ่งที่อาจต้องใช้มีดังนี้:

• ความรู้เชิงลึกเกี่ยวกับแพลตฟอร์มฮาร์ดแวร์
  
• การพัฒนาขีดความสามารถของรันไทม์เพื่อจัดการกระบวนการระหว่างคอร์และระบบย่อยแคช หากคุณต้องการใช้ระบบย่อย CPU อย่างเต็มที่ เนื่องจากแอพพลิเคชั่น Bare-Metal ทั่วไปใช้เพียงคอร์เดียว
• พัฒนาความสามารถในการจัดการและจัดกําหนดการกระบวนการ จัดการการสื่อสารระหว่างกระบวนการ และซิงโครไนส์กิจกรรมภายในแอพพลิเคชั่นของคุณ

หากโครงการที่คุณกําหนดเวลาไว้ไม่อนุญาตให้ใช้ความพยายามอาจใช้ความคุ้นเคยกับจุดข้างต้นขอแนะนําให้คุณพิจารณาใช้โซลูชัน Linux* หรือ RTOS เชิงพาณิชย์

แผนผังขั้นตอนการออกแบบ

แผนผังขั้นตอนการออกแบบทั่วไปสําหรับการพัฒนาแบบ Bare-Metal แสดงอยู่ด้านล่าง:

สรุปขั้นตอนมีดังนี้:

• เริ่มด้วยการออกแบบฮาร์ดแวร์ ซึ่งรวมถึง:
• การกําหนดค่า HPS: การตั้งค่านาฬิกา การมัลติเพล็กซ์และการกําหนดค่าพิน การตั้งค่า DDR อุปกรณ์ต่อพ่วงที่เชื่อมต่อ และอื่นๆ
• FPGA เนื้อหา Fabric: คอร์ IP สร้างอินสแตนซ์ใน FPGA และพิน FPGA, ตัวควบคุมหน่วยความจํา และการกําหนดค่าเฟสล็อกลูป (PLL)
• การออกแบบฮาร์ดแวร์รวบรวมด้วยเครื่องมือ Intel® FPGA Complete Design Suite ซึ่งสร้างไฟล์ต่อไปนี้:

• ไฟล์ SOF: ใช้เพื่อกําหนดค่า FPGA Fabric ผ่านวิธีการต่างๆ - โปรแกรมเมอร์ภายนอก แฟลชภายนอก บูทโหลดเดอร์ HPS หรือแม้แต่แอพพลิเคชั่น HPS
• Handoff: มีข้อมูลที่ตัวสร้าง Bootloader ขั้นที่สองใช้เพื่อสร้าง bootloader ที่จะใช้บน HPS
• ไฟล์ SOPCINFO: สามารถใช้เพื่อสร้างไฟล์ Header โดยอัตโนมัติด้วยที่อยู่ IP แบบ soft FPGA
• ไฟล์ SVD: มีข้อมูลเกี่ยวกับรีจิสเตอร์ FPGA soft IP เพื่อให้ดีบักเกอร์ Intel SoC FPGA Edition (DS-5*) ARM* Development Studio 5* (DS-5*) สามารถแสดงในรูปแบบที่ใช้งานง่ายในระหว่างการดีบัก
• ผู้ใช้เขียนซอร์สโค้ดแบบกําหนดเองโดยใช้เครื่องมือช่วยเหลือของ HWLIB และอาจใช้ไฟล์ส่วนหัวของที่อยู่ IP FPGA
• ผู้ใช้คอมไพล์แอปพลิเคชันเซิร์ฟเวอร์เฉพาะด้วยตัวช่วยของคอมไพเลอร์ Bare-Metal
• ผู้ใช้ดีบักแอปพลิเคชันเซิร์ฟเวอร์เฉพาะโดยใช้ ARM DS-5 Intel SoC FPGA Edition

2. เริ่มต้นใช้งาน

เลือกบอร์ดเป้าหมาย

• เราขอแนะนําให้เริ่มการพัฒนาของคุณบน SoC Development Kit ที่ Intel จัดเตรียมไว้ให้ เนื่องจากตัวอย่าง Bare-Metal เริ่มต้นมีเป้าหมายที่จะรันบนบอร์ดเหล่านั้น
• หากต้องการดูบอร์ด FPGA SoC ที่ใช้งานได้ โปรดไปที่ Intel® FPGA Boards

ติดตั้ง Intel SoC FPGA EDS

• Intel SoC FPGA EDS มีเครื่องมือที่จําเป็นสําหรับการพัฒนา SoC FPGA ทั้งหมด รวมถึงเซิร์ฟเวอร์เฉพาะ โปรดดูรายละเอียดเพิ่มเติมที่ ซอฟต์แวร์และเครื่องมือแบบฝังสําหรับ Intel® SoC FPGA
• ดาวน์โหลด Intel® SoC FPGA Embedded Development Suite (SoC EDS) Pro Edition จาก ศูนย์ดาวน์โหลด FPGA
• กระบวนการติดตั้งและติดตั้งเครื่องมือ สําหรับ Intel SoC FPGA EDS
• หากมีการใช้ ARM DS-5 Intel SoC FPGA Edition สําหรับการดีบักและ/หรือติดตามแอพพลิเคชั่น Bare-Metal คุณจะต้องขอรับใบอนุญาต โดยทั่วไปสิทธิ์การใช้งานจะรวมอยู่ในการซื้อ Intel SoC FPGA Development Kit ของคุณ โปรดดู คําแนะนําการตั้งค่าสิทธิ์การใช้งานคู่มือผู้ใช้ Intel® SoC FPGA Embedded Development Suite (SoC EDS)

เลือกเครื่องมือสร้าง

• Intel SoC FPGA EDS มีเครื่องมือสร้างเซิร์ฟเวอร์เฉพาะดังต่อไปนี้:
• เวอร์ชัน Intel SoC FPGA ของ Mentor CodeSourcery – ใช้ GCC ไม่ต้องมีใบอนุญาต
• ARM Compiler 5 – สิทธิ์การใช้งานที่รวมอยู่ในสิทธิ์การใช้งาน Intel SoC FPGA EDS
• ชุดเครื่องมือ Build อื่นๆ ที่มุ่งเป้าไปที่แพลตฟอร์ม ARM ได้ – ไปที่ระบบนิเวศสําหรับอุปกรณ์ Intel® FPGA และอุปกรณ์ Intel® SoC FPGA
• โครงการตัวอย่างการเริ่มต้นใช้งานมีให้สําหรับทั้งคอมไพเลอร์ GCC และ ARMCC โดยเป็นส่วนหนึ่งของ Intel SoC FPGA EDS

เลือกเครื่องมือดีบักและติดตาม

• EDS Intel SoC FPGA ประกอบด้วย ARM DS-5 Intel SoC FPGA Edition ซึ่งสนับสนุนการดีบักและการติดตามโปรแกรม Bare-Metal อย่างสมบูรณ์ – ต้องมีสิทธิ์การใช้งาน
• โครงการตัวอย่างการเริ่มต้นใช้งานใช้ ARM DS-5 Intel SoC FPGA Edition สําหรับการดีบักและการติดตาม

ใช้แอปพลิเคชันเริ่มต้นใช้งาน

• มีตัวอย่างแอปพลิเคชันเริ่มต้นใช้งานสําหรับอุปกรณ์ Cyclone V, Arria V และ Intel® Arria® 10 ซึ่งสนับสนุนทั้งคอมไพเลอร์ ARMCC และ GCC
• แอปพลิเคชันตัวอย่างจะใช้งานดังต่อไปนี้
• HPS SDRAM, MMU, แคช
• ตัวจับเวลา HPS ขัดจังหวะ
• บริดจ์ HPS ไปยัง FPGA
• FPGA soft IP: SysID
• FPGA ขัดจังหวะ
• ค้นหาเอกสารและดาวน์โหลดเป็นเวอร์ชันที่คุณต้องการใน Rocketboards.org ในหัวข้อ SoCEDS และ ARM Development Studio

3.สร้างโครงการของคุณเอง

ประเภทของโครงการ Bare-Metal

ARM DS-5 Intel SoC FPGA Edition สามารถบริหารจัดการโครงการได้สองประเภท:

• โครงการที่ใช้ Makefile: โครงการนี้ได้รับการจัดการโดยการตัดต่อ makefile ด้วยตนเอง และ ARM DS-5 Intel SoC FPGA Edition เพียงแค่เรียก 'make all' และ 'make clean' บน makefile ดังกล่าวเพื่อสร้างและทําความสะอาดโครงการของคุณตามลําดับ
  
• โครงการที่ใช้ปลั๊กอิน: Arm DS-5 Intel SoC FPGA Edition จัดการโครงการของคุณอย่างสมบูรณ์ รวมถึงไฟล์เพื่อคอมไพล์ ตัวเลือกคอมไพเลอร์ การสร้างและการทําความสะอาด

ข้อดีของโครงการที่ใช้ Makefile คือสามารถเรียกใช้เครื่องมืออื่น ๆ ได้ ไม่เพียงแต่คอมไพเลอร์แบบ Bare-Metal เท่านั้น จึงให้ความยืดหยุ่นมากขึ้น ข้อดีเพียงอย่างเดียวของการใช้โปรเจ็กต์ที่ใช้ปลั๊กอินคือการตั้งค่าสามารถเข้าถึงได้ง่ายจากอินเทอร์เฟซกราฟิก ARM DS-5 Intel SoC FPGA Edition เมื่อเทียบกับการแก้ไข makefile ด้วยตัวแก้ไขข้อความ

วิธีที่แนะนําในการสร้างโครงการของคุณเอง

เราขอแนะนําให้เริ่มต้นใช้งานโดยใช้ สคริปต์ที่ให้ไว้ เพื่อสร้างโครงการ ที่ใช้ปลั๊กอิน หรือโปรเจค ที่ใช้ makefile โดยอัตโนมัติ

สคริปต์จะดําเนินการต่อไปนี้:

• สร้างโฟลเดอร์โครงการ
• สร้างไฟล์โครงการ C พร้อมการตั้งค่าการคอมไพล์ที่จําเป็นทั้งหมด
• สร้างไฟล์ main.c ง่าย ๆ ที่เพียงแค่พิมพ์ข้อความ 'Hello World'
• นําไฟล์ HWLIB ที่เกี่ยวข้องทั้งหมดมาให้
• สร้างไฟล์ system.h ที่มีที่อยู่ฐานของอุปกรณ์ต่อพ่วง FPGA Fabric (ต้องติดตั้งซอฟต์แวร์ Intel® Quartus® Prime ก่อน มิฉะนั้นขั้นตอนนี้จะถูกข้าม)
• สร้างการกําหนดค่าการดีบักสําหรับการดีบักแอปพลิเคชัน
• สร้างการกําหนดค่าดีบักสําหรับการเรียกใช้ Bootloader [ตัวเลือก]
• สร้างตัวเปิดใช้เครื่องมือภายนอกสําหรับการกําหนดค่า FPGA Fabric จาก ARM DS-5 Intel SoC FPGA Edition [ตัวเลือก]
• สร้างตัวเปิดใช้เครื่องมือภายนอกสําหรับการสร้างไฟล์ system.h ใหม่เมื่อจําเป็น [ตัวเลือก]

โปรดทราบว่าโครงการเริ่มต้นใช้งานทั้งหมดอธิบายไว้ในส่วน การเริ่มต้นใช้งาน

วิธีทางเลือกในการสร้างโครงการของคุณ

คุณยังสามารถสร้างโครงการของคุณเองโดยใช้ทางเลือกต่อไปนี้:

• ตัวเลือก 1: สร้าง makefile ด้วยตนเอง แล้วดูที่ Arm* Development Studio* สําหรับ Intel® SoC FPGA Edition เพื่อค้นหาการไม่ต่อเนื่องเพื่อสร้างโปรเจคใน ARM DS-5 Intel SoC FPGA Edition เป็นโครงการ ที่ใช้ makefile การสร้าง makefile ด้วยตนเองนั้นเหนือกว่าขอบเขตของคู่มือนี้และต้องการให้คุณทําความคุ้นเคยกับเครื่องมือสร้างและตัวเลือกทั้งหมด ถ้าจําเป็นต้องใช้ makefile วิธีการที่แนะนําคือ การใช้สคริปต์ที่ให้ไว้เพื่อสร้างแฟ้มดังกล่าว
  
• ตัวเลือกที่ 2: สร้างโครงการ ที่ใช้ปลั๊กอิน ด้วยตนเองตั้งแต่ต้น ซึ่งประกอบด้วยการทําซ้ําขั้นตอนต่างๆ ที่สคริปต์ที่ให้มาด้วยตนเองเป็นไปตามเพื่อสร้างโครงการ โปรดทราบว่าสคริปต์มีคุณสมบัติมากขึ้นและเป็นวิธีการที่แนะนําในการสร้างโครงการของคุณ ตัวเลือกนี้จัดทําเอกสารไว้สําหรับข้อมูลอ้างอิงเท่านั้น
• ตัวเลือกที่ 3: เริ่มโครงการที่มีอยู่และแก้ไขให้เหมาะกับความต้องการของคุณ ซึ่งสามารถทําได้โดยเฉพาะอย่างยิ่งสําหรับการทดสอบและการทดลองสั้น ๆ แต่ไม่แนะนําให้ใช้วิธีนี้

4. ตัวอย่าง

เริ่มต้นใช้งานแอพพลิเคชั่นเซิร์ฟเวอร์เฉพาะ

ตาราง A. กําหนดเป้าหมายบอร์ดพัฒนา Intel SoC และออกกําลังกาย:

• HPS SDRAM
  
• HPS MMU และแคช
• ตัวจับเวลา HPS และถูกขัดจังหวะ
• FPGA IP: SysID และ PIO – ปุ่มกด, สวิตช์ dual in-line package (DIP) และ LED
• FPGA ขัดจังหวะ

ตัวอย่างเซิร์ฟเวอร์เฉพาะที่มาพร้อมกับ Intel SoC FPGA EDS

ตาราง B. กําหนดเป้าหมายบอร์ดการพัฒนา SoC ของ Intel และพร้อมใช้งานจากโฟลเดอร์การติดตั้ง <SoC FPGA>\embedded\examples\software\:

ตัวอย่างเซิร์ฟเวอร์เฉพาะเพิ่มเติม

ตาราง C. กําหนดเป้าหมายบอร์ดการพัฒนา SoC ของ Intel และพร้อมใช้งานจาก หน้า ตัวอย่างการออกแบบ ทั้งหมดนี้โดยใช้คอมไพเลอร์ GCC:

วิธีการปรับใช้งาน Place (XIP) กับ FPGAs V Cyclone

โปรดดู หน้าการออกแบบตัวอย่าง QSPI XIP Cyclone บน Intel FPGA Wiki เพื่อดูคําแนะนําทั้งหมดเกี่ยวกับวิธีการเรียกใช้แอปพลิเคชัน bare-metal จากแฟลช QSPI

วิธีการบู๊ตแอพพลิเคชั่น Bare-Metal บน FPGAs Cyclone V

โปรดดูบทตัวอย่างการบู๊ต แอปพลิเคชัน 709 ตัวอย่างเช่นในการบูตแอปพลิเคชัน SoC bare-metal Cyclone V จาก:

• SD/MMC
  
• QSPI
• FPGA

5. แหล่งข้อมูลเพิ่มเติม

แหล่งข้อมูลสนับสนุน

ความช่วยเหลือเพียงแค่คลิกเดียว! แหล่งข้อมูล การสนับสนุน จะให้แหล่งข้อมูลทางเทคนิคแบบออนไลน์ ตั้งแต่คลาสการฝึกอบรม ไปจนถึงตัวอย่างการออกแบบ ไปจนถึงฟอรัม ซึ่งจะแนะนําคุณในทุกขั้นตอนของกระบวนการออกแบบ

ฐานความรู้

Knowledge Base มาพร้อมกับโซลูชันการสนับสนุนมากมาย บทความอ้างอิง ข้อความแสดงข้อผิดพลาด และคู่มือการแก้ไขปัญหา และยังสามารถค้นหาได้ทั้งหมด

ชุมชน Intel

ชุมชน Intel คือเว็บไซต์ชุมชนที่เปิดใช้งานการทํางานร่วมกันระหว่างผู้ใช้ Intel FPGA ดูส่วน "Embedded Design Suite (EDS)" และ "การสนทนา SoC" ใช้โปรแกรมค้นหาเพื่อค้นหาวัสดุที่เกี่ยวข้อง นอกจากนี้ คุณยังควรอัพเดทและมีส่วนร่วมด้วย

ชั้นเรียนการฝึกอบรม

ด้านล่างเป็นชั้นเรียนการฝึกอบรมพื้นฐานที่คุณสามารถใช้ก่อนเริ่มการพัฒนาเซิร์ฟเวอร์เฉพาะของคุณ

คู่มือผู้ใช้ Learning -Intel SoC FPGA EDS

คู่มือผู้ใช้ SoC EDS คือเอกสารพื้นฐานที่อธิบายเครื่องมือและส่วนประกอบ Intel SoC FPGA EDS ทั้งหมด เราขอแนะนําให้ตรวจสอบหัวข้อต่อไปนี้ที่เกี่ยวข้องกับการพัฒนาเซิร์ฟเวอร์เฉพาะ:

การเรียนรู้ - Intel SoC FPGA EDS คู่มือเริ่มต้นใช้งาน

คู่มือการเริ่มต้นใช้งาน SoC EDS บน Intel FPGA Wiki เป็นชุดคําแนะนําพื้นฐานพื้นฐานที่ช่วยให้คุณเริ่มต้นใช้งาน Intel SoC FPGA EDS ได้อย่างง่ายดาย

เอกสารและแหล่งข้อมูลเพิ่มเติม

คู่มืออ้างอิงทางเทคนิค

คู่มืออ้างอิงทางเทคนิคมีคําอธิบายโดยละเอียดของฮาร์ดแวร์ รวมถึงพฤติกรรม ที่อยู่ฐาน การแมปการขัดจังหวะ และการลงทะเบียนการควบคุม/สถานะสําหรับอุปกรณ์ต่อพ่วงทั้งหมด

หน้าเอกสารประกอบ SoC

หน้าเอกสาร SoC มีตําแหน่งที่ตั้งเดียวที่สะดวกในการเข้าถึงเอกสาร SoC ที่เกี่ยวข้องทั้งหมด เช่น คู่มืออ้างอิงฉบับย่อ เอกสารข้อมูล และหมายเหตุของแอพพลิเคชั่น

ข้อมูลเพิ่มเติม

ลิงก์ที่เกี่ยวข้อง

• ศูนย์นักพัฒนาซอฟต์แวร์แบบฝัง
• แหล่งข้อมูลสนับสนุน Intel® FPGA
• เครื่องมือพัฒนา Intel® FPGA
• RocketBoards