ศูนย์พัฒนา bare-metal Intel® SoC FPGA

1. ข้อกําหนดเบื้องต้น

สร้างบัญชี Intel ของฉัน

• สร้างบัญชี My Intel ของคุณจากหน้า My Intel
• บัญชี My Intel ของคุณอนุญาตให้คุณยื่นคําขอรับบริการ ลงทะเบียนเรียน ดาวน์โหลดซอฟต์แวร์ เข้าถึงแหล่งข้อมูล หลักสูตรการฝึกอบรม และอีกมากมาย

ข้อควรพิจารณาเกี่ยวกับการออกแบบ

Bare-metal คืออะไร

• Bare Metal แสดงถึงอินเทอร์เฟซการลงทะเบียนที่แท้จริงและคุณสมบัติฮาร์ดแวร์ของระบบโปรเซสเซอร์
  
• การพัฒนา Bare-metal ใช้สภาพแวดล้อมรันไทม์ของซอฟต์แวร์ที่ไม่ได้ใช้ระบบปฏิบัติการหรือ RTOS
• ในการกําหนดค่า Bare-metal สามารถใช้ HPS ของFPGAs SoC ได้ Intel นําเสนอ HWLIB ที่ประกอบด้วย API ระดับสูงและมาโครระดับต่ําที่ช่วยให้คุณสามารถใช้งานอุปกรณ์ต่อพ่วง HPS ส่วนใหญ่ได้

ทําไมต้องเป็น Bare-metal

• ข้อดีของการใช้วิธีการแบบ Bare-Metal มีดังนี้:
• การควบคุมฮาร์ดแวร์อย่างสัมบูรณ์
• ประสิทธิภาพที่เพิ่มขึ้น
• ขนาดที่น้อยที่สุด (ทั้งขนาดแฟลชและหน่วยความจํา)
• ไม่มีการขึ้นต่อกันบนซอร์สโค้ดหรือไลบรารีอื่นๆ
• พิสูจน์ความถูกต้องอย่างเป็นทางการได้ง่ายขึ้นและดําเนินการวิเคราะห์ความครอบคลุมของโค้ด
• เหตุผลอื่นในการเลือกการพัฒนา Bare-Metal คือ:
• จําเป็นต้องดําเนินการนําบอร์ดขึ้นมาและมุ่งเน้นไปที่อุปกรณ์ต่อพ่วงทีละตัว
• จําเป็นต้องใช้รหัสเดิมที่มีอยู่ซึ่งพัฒนาขึ้นแล้วเป็น Bare-metal
• สัมผัสประสบการณ์การใช้งานระบบปฏิบัติการหรือ RTOS

ข้อควรพิจารณาเกี่ยวกับ Bare-metal

ในการพัฒนาแอปพลิเคชัน Bare-Metal สําหรับ HPS คุณต้องมีความคุ้นเคยกับการพัฒนาขีดความสามารถรันไทม์เพื่อให้แน่ใจว่าแอปพลิเคชันของคุณใช้ประโยชน์จากทรัพยากรที่มีอยู่ในระบบย่อย CPU ของคุณอย่างมีประสิทธิภาพ ตัวอย่างของสิ่งที่อาจต้องใช้มีดังนี้:

• ความรู้เชิงลึกเกี่ยวกับแพลตฟอร์มฮาร์ดแวร์
  
• การพัฒนาความสามารถรันไทม์เพื่อจัดการกระบวนการระหว่างคอร์และระบบย่อยแคชหากคุณต้องการใช้ระบบย่อยของ CPU อย่างเต็มที่ เนื่องจากแอพพลิเคชั่น Bare-Metal ทั่วไปจะใช้คอร์เดียวเท่านั้น
• การพัฒนาขีดความสามารถในการจัดการและกําหนดเวลากระบวนการ จัดการการสื่อสารระหว่างกระบวนการ และซิงโครไนซ์กิจกรรมภายในแอปพลิเคชันของคุณ

หากโครงการที่กําหนดไว้ของคุณไม่อนุญาตให้ใช้ความพยายามอาจต้องใช้ความคุ้นเคยกับคะแนนข้างต้นขอแนะนําให้คุณพิจารณาใช้โซลูชัน Linux* หรือ RTOS เชิงพาณิชย์

แผนผังขั้นตอนการออกแบบ

แผนผังโฟลว์การออกแบบทั่วไปสําหรับการพัฒนา Bare-Metal แสดงอยู่ด้านล่าง:

สรุปโฟลว์มีดังนี้:

• เริ่มต้นด้วยการออกแบบฮาร์ดแวร์ ซึ่งรวมถึง:
• การกําหนดค่า HPS: การตั้งค่าสัญญาณนาฬิกา, ปักหมุดการกล้ําสัญญาณและการกําหนดค่า, การตั้งค่า DDR, อุปกรณ์ต่อพ่วงที่เชื่อมต่อและอื่นๆ
• FPGA Fabric: การกําหนดค่า ip cores สร้างอินสแตนซ์ในพิน FPGA และพิน FPGA คอนโทรลเลอร์หน่วยความจํา และลูปแบบล็อคเฟส (PLL)
• การออกแบบฮาร์ดแวร์ได้รับการคอมไพล์ด้วยเครื่องมือ Intel® FPGA Complete Design Suite ซึ่งสร้างไฟล์ต่อไปนี้:

• ไฟล์ SOF: ใช้ในการกําหนดค่า FPGA Fabric ผ่านวิธีการต่าง ๆ - ตัวตั้งโปรแกรมภายนอก, แฟลชภายนอก, bootloader HPS หรือแม้แต่แอปพลิเคชัน HPS
• Handoff: มีข้อมูลที่ใช้โดยตัวสร้าง Bootloader ขั้นที่สองเพื่อสร้าง bootloader ที่จะใช้กับ HPS
• ไฟล์ SOPCINFO: สามารถใช้เพื่อสร้างไฟล์ส่วนหัวโดยอัตโนมัติด้วยที่อยู่ ip แบบซอฟต์FPGA
• ไฟล์ SVD: มีข้อมูลเกี่ยวกับการลงทะเบียนซอฟต์ IP FPGA เพื่อให้ดีบักเกอร์ ARM* Development Studio 5* (DS-5*) Intel SoC FPGA Edition สามารถแสดงในรูปแบบที่ใช้งานง่ายในระหว่างการดีบัก
• ผู้ใช้เขียนซอร์สโค้ดแบบกําหนดเองด้วยความช่วยเหลือของ HWLIBs และอาจใช้ไฟล์ส่วนหัวของที่อยู่ IP FPGA
• ผู้ใช้คอมไพล์แอพพลิเคชั่น Bare-metal ด้วยความช่วยเหลือของคอมไพเลอร์ Bare-metal
• ผู้ใช้ดีบักแอปพลิเคชัน Bare-Metal โดยใช้ ARM DS-5 Intel SoC FPGA Edition

2. การเริ่มต้นใช้งาน

เลือกบอร์ดเป้าหมาย

• เราขอแนะนําให้เริ่มต้นการพัฒนาของคุณบนชุดพัฒนา SoC ที่ Intel จัดหาให้เนื่องจากการเริ่มต้นตัวอย่าง Bare-Metal มีเป้าหมายที่จะทํางานบนบอร์ดเหล่านั้น
• หากต้องการดูบอร์ดFPGA SoC ที่มีอยู่ ให้ไปที่หน้าเว็บ ชุดพัฒนาทั้งหมด และคลิกที่ "ชุด SoC"

ติดตั้ง Intel SoC FPGA EDS

• Intel SoC FPGA EDS มอบเครื่องมือที่จําเป็นสําหรับการพัฒนาFPGA SoC ทั้งหมด รวมถึง Bare Metal โปรดดู หน้าภาพรวม สําหรับรายละเอียดเพิ่มเติม
• ดาวน์โหลด Intel SoC FPGA EDS จาก ศูนย์การดาวน์โหลด
• ทําตามคําแนะนําเหล่านี้เพื่อติดตั้ง Intel SoC FPGA EDS
• หากใช้ ARM DS-5 Intel SoC FPGA Edition สําหรับการดีบักและ/หรือการติดตามแอปพลิเคชัน Bare-Metal คุณจะต้องมีใบอนุญาต โดยทั่วไปสิทธิ์การใช้งานจะรวมอยู่ในการซื้อชุดพัฒนาIntel SoC FPGAของคุณ โปรดดู คําแนะนําการตั้งค่าสิทธิ์การใช้งานของ คู่มือผู้ใช้ SoC EDS

เลือก เครื่องมือการสร้าง

• Intel SoC FPGA EDS มีเครื่องมือสร้าง Bare-Metal ดังต่อไปนี้:
• Mentor CodeSourcery เวอร์ชัน Intel SoC FPGA – ใช้ GCC ไม่จําเป็นต้องมีใบอนุญาต
• ARM Compiler 5 - ใบอนุญาตที่มาพร้อมกับใบอนุญาต Intel SoC FPGA EDS
• ชุดเครื่องมือการสร้างอื่นๆ ที่มุ่งเป้าไปที่แพลตฟอร์ม ARM สามารถใช้งานได้ - ไปที่หน้าเว็บ Ecosystem และคลิกที่ "เครื่องมือพัฒนา" เพื่อดูเพิ่มเติม
• โครงการตัวอย่างการเริ่มต้นใช้งานมีให้สําหรับทั้งคอมไพเลอร์ GCC และ ARMCC ที่ให้เป็นส่วนหนึ่งของ Intel SoC FPGA EDS

เลือกเครื่องมือดีบักและติดตามผล

• Intel SoC FPGA EDS ประกอบด้วย ARM DS-5 Intel SoC FPGA Edition ซึ่งรองรับการดีบักและการติดตามโปรแกรม Bare-Metal อย่างเต็มที่ - จําเป็นต้องมีใบอนุญาต
• สามารถใช้ชุดเครื่องมือ Build อื่น ๆ ที่กําหนดเป้าหมายแพลตฟอร์ม ARM ได้ - ไปที่หน้าเว็บ Ecosystem และคลิกที่ "เครื่องมือพัฒนา"
• โครงการตัวอย่างเริ่มต้นใช้งานกําลังใช้ ARM DS-5 Intel SoC FPGA Edition สําหรับการดีบักและการติดตาม

ใช้แอปพลิเคชันเริ่มต้นใช้งาน

• มีตัวอย่างแอปพลิเคชันเริ่มต้นใช้งานสําหรับอุปกรณ์ Cyclone V, Arria V และ Intel® Arria® 10 ที่รองรับทั้งคอมไพเลอร์ ARMCC และ GCC
• ตัวอย่างการใช้งานแบบฝึกหัดต่อไปนี้
• HPS SDRAM, MMU, แคช
• ตัวจับเวลา HPS การขัดจังหวะ
• บริดจ์ HPS-to-FPGA
• IP ซอฟต์FPGA: SysID
• การขัดจังหวะFPGA
• ใช้ลิงก์ต่อไปนี้เพื่อดาวน์โหลดเวอร์ชันที่คุณต้องการ:

แอปพลิเคชันตัวอย่างจะได้รับเอกสารไว้ที่นี่พร้อมคู่มือการเริ่มต้นใช้งานต่อไปนี้:

• ตั้งค่าบอร์ด
• ภาพรวมแอปพลิเคชันตัวอย่าง
• นําเข้าโครงการใบสมัคร
• สร้างแอปพลิเคชัน
• กําหนดค่าFPGA
• เรียกใช้ Bootloader
• ดีบักแอปพลิเคชัน

3. การสร้างโครงการของคุณเอง

ประเภทของโครงการ Bare-Metal

มีโครงการสองประเภทที่สามารถจัดการโดย ARM DS-5 Intel SoC FPGA Edition:

• โครงการที่ใช้ Makefile: โครงการได้รับการจัดการโดยการตัดต่อไฟล์ด้วยตนเอง และ ARM DS-5 Intel SoC FPGA Edition จะเรียก 'ทําทั้งหมด' และ 'ทําให้สะอาด' บน makefile นั้นเพื่อสร้างและล้างโครงการของคุณตามลําดับ
  
• โครงการที่ใช้ปลั๊กอิน: ARM DS-5 Intel SoC FPGA Edition จัดการโครงการของคุณอย่างสมบูรณ์แบบ รวมถึงไฟล์ที่จะคอมไพล์ ตัวเลือกคอมไพเลอร์ การสร้าง และการให้รายละเอียด

ข้อได้เปรียบของโครงการเมคเฟิลคือสามารถเรียกใช้เครื่องมืออื่น ใด ๆ ไม่เพียง แต่คอมไพเลอร์ Bare-metal เท่านั้นจึงมอบความยืดหยุ่นมากขึ้น ข้อได้เปรียบเพียงอย่างเดียวของการใช้โครงการที่ใช้ปลั๊กอินคือการตั้งค่าสามารถเข้าถึงได้ง่ายจากอินเทอร์เฟซกราฟิก ARM DS-5 Intel SoC FPGA Edition ตรงข้ามกับการตัดต่อภาพด้วยเครื่องมือแก้ไขข้อความ

วิธีการที่แนะนําในการสร้างโครงการของคุณเอง

เราขอแนะนําให้เริ่มใช้งาน สคริปต์ที่ให้มา เพื่อสร้างโครงการ ที่ใช้ปลั๊กอิน หรือการสร้าง ไฟล์ ของคุณโดยอัตโนมัติ

สคริปต์ดําเนินการต่อไปนี้:

• สร้างโฟลเดอร์โครงการ
• สร้างไฟล์โครงการ C ด้วยการตั้งค่าการคอมไพล์ที่จําเป็นทั้งหมด
• สร้างไฟล์ Main.c ที่เรียบง่าย ซึ่งเพียงแค่พิมพ์ข้อความ 'hello world'
• นําไฟล์ HWLIB ที่เกี่ยวข้องทั้งหมดมาด้วย
• สร้างไฟล์ system.h ที่มีที่อยู่พื้นฐานของอุปกรณ์ต่อพ่วง FPGA Fabric (ต้องติดตั้งซอฟต์แวร์ Intel® Quartus® Prime ก่อน มิเช่นนั้นขั้นตอนนี้จะข้ามไป)
• สร้างการกําหนดค่าการดีบักสําหรับการดีบักแอปพลิเคชัน
• สร้างการกําหนดค่าดีบักสําหรับเรียกใช้ Bootloader [ตัวเลือก]
• สร้างตัวเรียกใช้เครื่องมือภายนอกเพื่อกําหนดค่า fabric FPGA จาก ARM DS-5 Intel SoC FPGA Edition [ตัวเลือก]
• สร้างตัวเรียกใช้เครื่องมือภายนอกสําหรับสร้างไฟล์ system.h ใหม่เมื่อจําเป็น [ไม่จําเป็น]

โปรดทราบว่าโครงการเริ่มต้นใช้งานทั้งหมดที่อธิบายไว้ในส่วน เริ่มต้นใช้งาน ถูกสร้างขึ้นโดยใช้วิธีการนี้

วิธีการอื่นๆ ในการสร้างโครงการของคุณ

คุณยังสามารถสร้างโครงการของคุณเองโดยใช้ทางเลือกต่อไปนี้:

• ทางเลือกที่ 1: สร้าง makefile ด้วยตนเอง แล้ว ทําตามคําแนะนําเหล่านี้ เพื่อเปิดใช้งานโครงการใน ARM DS-5 Intel SoC FPGA Edition เป็นโครงการ ที่ใช้ Makefile การสร้าง makefile ด้วยตนเองนั้นอยู่นอกเหนือขอบเขตของคู่มือนี้และคุณต้องทําความคุ้นเคยกับเครื่องมือการสร้างและตัวเลือกทั้งหมด หากจําเป็นต้องมี makefile วิธีการที่แนะนําคือใช้สคริปต์ที่ให้มาเพื่อสร้าง
  
• ทางเลือกที่ 2: สร้างโครงการ ที่ใช้ปลั๊กอิน ด้วยตนเองตั้งแต่เริ่มต้น ซึ่งประกอบด้วยการทําซ้ําขั้นตอนการทํางานของสคริปต์ที่ให้มาด้วยตนเองเพื่อสร้างโครงการ โปรดทราบว่าสคริปต์มีคุณสมบัติมากขึ้นและเป็นวิธีการที่แนะนําในการสร้างโครงการของคุณ ตัวเลือกนี้จัดทําเป็นเอกสารสําหรับการอ้างอิงเท่านั้น
• ทางเลือกที่ 3: เริ่มต้นด้วยโครงการที่มีอยู่และปรับเปลี่ยนให้เหมาะกับความต้องการของคุณ ซึ่งสามารถทําได้โดยเฉพาะอย่างยิ่งสําหรับการทดสอบสั้นๆ และการทดลอง แต่ไม่แนะนําวิธีการนี้

4. ตัวอย่าง

มีตัวอย่าง Bare-Metal อะไรบ้าง

คําตอบ. การเริ่มต้นใช้งานแอพพลิเคชั่น Bare-Metal การกําหนดเป้าหมายบอร์ดการพัฒนา SoC ของ Intel และการใช้งาน:

• HPS SDRAM
  
• HPS MMU และแคช
• ตัวจับเวลา HPS ที่มีการขัดจังหวะ
• IP FPGA: SysID และ PIO – ปุ่มกด, สวิตช์แพ็คเกจแบบคู่ (DIP) และไฟ LED
• การขัดจังหวะFPGA

ข. ตัวอย่าง Bare-metal ที่รวมอยู่ใน Intel SoC FPGA EDS, การกําหนดเป้าหมายบอร์ดการพัฒนา SoC ของ Intel และสามารถใช้งานได้จากโฟลเดอร์การติดตั้ง <SoC FPGA>\embedded\examples\software\:

C. ตัวอย่าง Bare-Metal เพิ่มเติม การกําหนดเป้าหมายบอร์ดการพัฒนา SoC ของ Intel และสามารถใช้งานได้จาก หน้าตัวอย่างการออกแบบ ทั้งหมดนี้โดยใช้คอมไพเลอร์ GCC:

วิธีการใช้งานแบบแทนที่ (XIP) บน Cyclone V FPGAs

โปรดดู หน้าการออกแบบตัวอย่าง Cyclone V QSPI XIP บน Intel FPGA Wiki เพื่อดูคําแนะนําโดยสมบูรณ์เกี่ยวกับวิธีการเรียกใช้แอปพลิเคชัน Bare-Metal จากแฟลช QSPI

วิธีการบูตแอปพลิเคชัน Bare-Metal บน Cyclone V FPGAs

โปรดดู บทที่ 709 ของตัวอย่างการบู๊ต สําหรับตัวอย่างการบูตแอปพลิเคชัน bare-metal Cyclone V SoC จาก:

• SD/MMC
  
• QSPI
• FPGA

5. แหล่งข้อมูลเพิ่มเติม

แหล่งข้อมูลสนับสนุน

ความช่วยเหลืออยู่ห่างเพียงคลิกเดียว! แหล่งข้อมูลสนับสนุน มีแหล่งข้อมูลทางเทคนิคออนไลน์ ตั้งแต่ระดับการฝึกอบรมไปจนถึงตัวอย่างการออกแบบไปจนถึงฟอรัมที่แนะนําคุณในทุกขั้นตอนของกระบวนการออกแบบ

ฐานความรู้

Knowledge Base มีโซลูชันการสนับสนุน บทความอ้างอิง ข้อความแสดงข้อผิดพลาด และคําแนะนําในการแก้ไขปัญหามากมาย และยังสามารถค้นหาได้อย่างสมบูรณ์อีกด้วย

ชุมชน Intel

ชุมชน Intel เป็นเว็บไซต์ชุมชนที่ช่วยให้ผู้ใช้Intel FPGAทํางานร่วมกันได้ ดูส่วน "Embedded Design Suite (EDS)" และ "การอภิปราย SoC" ใช้เครื่องมือค้นหาเพื่อค้นหาวัสดุที่เกี่ยวข้อง ขอแนะนําให้คุณอัปเดตและมีส่วนร่วม

My Intel

บัญชี My Intel ของคุณอนุญาตให้คุณยื่นคําขอรับบริการเพื่อขอความช่วยเหลือเกี่ยวกับหัวข้อเฉพาะ นอกจากนี้คุณยังสามารถใช้เพื่อลงทะเบียนสําหรับชั้นเรียนการฝึกอบรมและเข้าถึงแหล่งข้อมูลอื่นๆ ต้องลงทะเบียนก่อน

การเรียนรู้พื้นฐาน - ชั้นเรียนการฝึกอบรม

ด้านล่างนี้เป็นชั้นเรียนฝึกอบรมพื้นฐานที่คุณสามารถทําได้ก่อนเริ่มการพัฒนา Bare-Metal

คู่มือผู้ใช้การเรียนรู้พื้นฐาน -Intel SoC FPGA EDS

คู่มือผู้ใช้ SoC EDS เป็นเอกสารพื้นฐานที่อธิบายเครื่องมือและส่วนประกอบ EDS Intel SoC FPGAทั้งหมด เราขอแนะนําให้ดูหัวข้อต่อไปนี้ที่เกี่ยวข้องกับการพัฒนา Bare-Metal:

การเรียนรู้พื้นฐาน - Intel SoC FPGAคู่มือการเริ่มต้นใช้งาน EDS

คู่มือการเริ่มต้นใช้งาน SoC EDS ใน wiki Intel FPGA เป็นชุดคําแนะนําพื้นฐานพื้นฐานเพื่อช่วยให้คุณเริ่มต้นใช้งาน Intel SoC FPGA EDS ได้อย่างง่ายดาย

เอกสารและแหล่งข้อมูลเพิ่มเติม

คู่มืออ้างอิงทางเทคนิค

คู่มืออ้างอิงทางเทคนิคประกอบด้วยคําอธิบายโดยละเอียดของฮาร์ดแวร์ รวมถึงพฤติกรรม ที่อยู่พื้นฐาน การแมปที่ขัดจังหวะ และการลงทะเบียนตัวควบคุม/สถานะสําหรับอุปกรณ์ต่อพ่วงทั้งหมด

หน้าเอกสารประกอบ SoC

หน้าเอกสาร SoC จะจัดเตรียมตําแหน่งที่ตั้งเดียวให้เข้าถึงเอกสาร SoC ที่เกี่ยวข้องทั้งหมดได้อย่างสะดวก เช่น คู่มืออ้างอิงเชิงจริยธรรม เอกสารข้อมูล และหมายเหตุการใช้งาน

แหล่งข้อมูลเพิ่มเติม