FPGAออกแบบโซลูชันการรักษาความปลอดภัยโดยใช้อุปกรณ์หน่วยความจําที่ปลอดภัย

แนะนําสําหรับ:

  • อุปกรณ์: Cyclone® III

  • Quartus®: ไม่ทราบ

author-image

โดย

การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®

ภาพรวม

การออกแบบFPGAมีช่องโหว่ในการออกแบบการโจรกรรม เนื่องจากสามารถจับและคัดลอกบิตการกําหนดค่าได้อย่างง่ายดาย FPGAsมีช่องโหว่ในการโคลนการออกแบบทั้งหมดแทนที่จะเป็นการโจรกรรมทรัพย์สินทางปัญญา (IP) เนื่องจากการแยก IP จากบิตสตรีมแทบจะเป็นไปได้ เพื่อปกป้องบิตสตรีมการกําหนดค่า FPGAsบางส่วนก็สามารถเข้ารหัสบิตสตรีมได้แล้ว อย่างไรก็ตาม มีค่าใช้จ่ายสูงในการเข้ารหัสบิตการกําหนดค่าเนื่องจากขั้นตอนเพิ่มเติมของการเขียนโปรแกรมคีย์การเข้ารหัสในFPGAในระหว่างการผลิต สําหรับแอพพลิเคชั่นที่มีปริมาณมาก การใช้ชิปคู่หูความปลอดภัยนั้นคุ้มค่ากว่ามาก

การออกแบบอ้างอิงนี้นําเสนอโซลูชันที่ช่วยปกป้องการออกแบบFPGAจากการถูกโคลน โซลูชันนี้จะปิดใช้งานการออกแบบภายในFPGAจนกว่าการประมวลผลอัลกอริธึมแฮชจะตรงกันทั้งในFPGAและอุปกรณ์หน่วยความจําที่ปลอดภัย ดังนั้นการออกแบบจึงยังคงปลอดภัยแม้ว่าจะมีการจับบิตข้อมูลการกําหนดค่า

หน้าตา

  • คอร์เข้ารหัส Hash Algorithm (SHA-1)

รูปภาพที่ 1 แผนผังบล็อก

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้