ตัวอย่างการออกแบบบทช่วยสอนผู้ออกแบบแพลตฟอร์ม

บทช่วยสอนการออกแบบระบบ (PDF) Platform Designer (เดิมชื่อ Qsys)จะแนะนําคุณเกี่ยวกับขั้นตอนการสร้างระบบทดสอบหน่วยความจําในแบบบนลงล่าง โดยจะนําเสนอแนวคิดใหม่ของการแยกตามลําดับชั้นและส่วนประกอบทั่วไป โดยจะแสดงให้เห็นถึงคุณสมบัติใหม่ ๆ เช่น การสร้างอินสแตนซ์ส่วนประกอบทั่วไปเป็นแบล็กบ็อกซ์ การตรวจสอบข้อกําหนดด้านความสมบูรณ์ของระบบและอินเทอร์เฟซ รวมถึงการซิงโครไนส์การตั้งค่าอุปกรณ์และการอ้างอิงทรัพย์สินทางปัญญา (IP) ของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition และ Platform Designer

การออกแบบสามารถปรับขนาดได้เพื่อทดสอบอินเทอร์เฟซสเลฟ Avalon® Memory Mapped (Avalon®-MM) ที่มีความสามารถในการเข้าถึงการอ่านและเขียน เพื่อให้คุณสามารถใช้ตัวอย่างการออกแบบนี้เป็นจุดเริ่มต้นในการทดสอบประเภทและอินเทอร์เฟซหน่วยความจําอื่นๆ อีกมากมาย

บทช่วยสอนการออกแบบระบบ Qsys - Standard Edition (PDF)ให้คําแนะนําทีละขั้นตอนในการสร้างและตรวจสอบการออกแบบด้วยเครื่องมือการรวมระบบในซอฟต์แวร์ Intel® Quartus® Prime ตัวอย่างการออกแบบนี้รวมถึงส่วนประกอบในการออกแบบระบบทดสอบหน่วยความจํา ในบทช่วยสอน คุณจะทําตามขั้นตอนต่อไปนี้:

• สร้างการออกแบบตัวทดสอบหน่วยความจําโดยใช้ส่วนประกอบในเครื่องมือการรวมระบบ
• สร้างการออกแบบด้วยระบบย่อยในระดับลําดับชั้น
• ตั้งโปรแกรมFPGAและคํานวณประสิทธิภาพของหน่วยความจําที่รายงานโดยผู้ทดสอบ
• ใช้บัสฟังก์ชันรุ่น (BFM) เพื่อตรวจสอบหนึ่งในส่วนประกอบการออกแบบในการจําลอง
• ใช้คอนโซลระบบเพื่อควบคุมระบบโดยใช้ JTAG ไปยังบริดจ์ Avalon®-MM

ข้อกําหนดซอฟต์แวร์

การออกแบบนี้ต้องใช้ซอฟต์แวร์ Intel® Quartus® Prime ซึ่งรวมถึง:

• ชุดออกแบบเอ็มเบ็ดเด็ด Nios® II
• ซอฟต์แวร์ ModelSim*-Intel® FPGA หรือ Starter Edition

ดาวน์โหลดซอฟต์แวร์ Intel® Quartus® Prime Standard Edition

ดาวน์โหลดซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

การใช้ตัวอย่างการออกแบบ

• ตัวอย่างการออกแบบบทช่วยสอนของ Platform Designer สําหรับFPGA Intel® Arria® 10 (.zip)
  • ไฟล์ ZIP ประกอบด้วยไฟล์ฮาร์ดแวร์และซอฟต์แวร์ที่จําเป็นทั้งหมดเพื่อทําตามขั้นตอนใน บทช่วยสอนการออกแบบระบบ Platform Designerพร้อมกับการออกแบบที่สมบูรณ์ เป้าหมายการออกแบบ Intel® Arria®ชุดพัฒนาFPGA GX 10ชุด พร้อมด้วย DDR4 SDRAM ที่ติดตั้งไว้ การทดสอบการออกแบบในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v17.0
• ตัวอย่างการออกแบบบทช่วยสอนเกี่ยวกับ Qsys สําหรับIntel® Arria® 10 FPGA (.zip)
  • ไฟล์ ZIP มีการกําหนดเป้าหมายการออกแบบที่สมบูรณ์ Intel® Arria®ชุดพัฒนาFPGA 10 GXพร้อมด้วย DDR4 SDRAM daughtercard ที่ติดตั้งไว้ การทดสอบการออกแบบในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition v16.1
• ตัวอย่างการออกแบบบทช่วยสอนเกี่ยวกับ Qsys (.zip)
  • ไฟล์ ZIP ประกอบด้วยไฟล์ฮาร์ดแวร์และซอฟต์แวร์ที่จําเป็นทั้งหมดเพื่อทําตามขั้นตอนในบทช่วยสอนการออกแบบระบบ Qsys และใช้ตัวอย่างการออกแบบ เป้าหมายการออกแบบชุดพัฒนาต่อไปนี้:
    • ชุดการประเมินแบบเอ็มเบ็ดเด็ด Nios® II (NEEK), Cyclone® III Edition
    • ชุดพัฒนาFPGA Arria® II GX
    • ชุดพัฒนาFPGA Stratix® IV GX
  • ไฟล์ README ที่รวมอยู่ในการออกแบบนี้ให้คําแนะนําเกี่ยวกับวิธีการพอร์ตการออกแบบนี้ไปยังบอร์ดแบบกําหนดเองของคุณที่ตรงตามข้อกําหนดของบอร์ดต่อไปนี้:
    • FPGA Stratix Cyclone หรือ Arria®
      • มีองค์ประกอบลอจิก 12K (LEs) หรือตารางการค้นหาที่ปรับได้ (ALUT)
      • มีบิตหน่วยความจํา 128K ให้เลือกใช้งาน
    • การเชื่อมต่อสายเคเบิลการเขียนโปรแกรม JTAG
    • หน่วยความจําภายนอกเพื่อทดสอบและคอนโทรลเลอร์หน่วยความจําด้วยอินเตอร์เฟซ Avalon®-MM Slave

การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานการออกแบบที่อ้างอิงฮาร์ดแวร์ของ Intel

แผนภาพบล็อก

โปรดดูแผนภาพบล็อกด้านล่างเพื่อดูภาพรวมของโครงสร้างการออกแบบและส่วนประกอบหรือคอร์ระบบที่รวมอยู่ในตัวอย่าง