ตัวอย่างนี้อธิบายถึงการออกแบบตัวสะสมตัวคูณแบบ 8 บิตที่มีการลงทะเบียนพอร์ต I/O และอินพุตการโหลดซิงโครนัสใน VHDL เครื่องมือสังเคราะห์สามารถตรวจจับการออกแบบตัวสะสมหลายตัวในโค้ด HDL และอนุมาน altmult_accum โดยอัตโนมัติหรือแมปตรรกะกับบล็อก DSP ในสถาปัตยกรรมอุปกรณ์เป้าหมาย
ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ตารางที่ 1 การแสดงรายการพอร์ต Multiplier-Accumulator ที่ได้รับการรับรอง
| คําอธิบาย | ประเภท | ชื่อพอร์ต |
|---|---|---|
| a[7:0], b[7:0] | อินพุต | อินพุตข้อมูลที่ลงทะเบียน 8 บิต |
| CLK | อินพุต | อินพุตสัญญาณนาฬิกา |
| โหลด | อินพุต | การโหลดอินพุตซิงโครนัส |
| accum_out[15:0] | ผลลัพธ์ | เอาต์พุต 16 บิต |