Verilog HDL: ตัวนับพารามิเตอร์

author-image

โดย

ตัวอย่างนี้แสดงวิธีสร้างอินสแตนซ์ฟังก์ชัน LPM ใน Verilog HDL ในกรณีนี้ LPM_COUNTERจะถูกสร้างอินสแตนซ์โดยใช้พอร์ต aclr, นาฬิกา และ q ค่าพารามิเตอร์จะถูกตั้งค่าด้วย defparam คําสําคัญ ตามที่แสดงไว้ในข้อความสีแดง ทั้งการแมปพอร์ตและชื่อพารามิเตอร์จะเรียกว่าโดยตัวดําเนินการจุด (.) หลังจากชื่อตัวแปร ในกรณีนี้ ตัวแปรคือ u1

สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้ตัวอย่างนี้ในโครงการของคุณ ให้ไปที่:

check_lpm.v

โมดูล check_lpm ( clk, รีเซ็ต, q);

CLK อินพุต Port   Declaration;
รีเซ็ตอินพุต   ;
เอาต์พุต  [7:0] q;

lpm_counter u1 (.aclr(รีเซ็ต), .clock(clk), .q(q));
defparam u1.lpm_width= 8;
defparam u1.lpm_direction= "UP"

endmodule

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้