ตัวอย่างการออกแบบ Verilog

author-image

โดย

ตัวอย่างต่อไปนี้ให้คําแนะนําในการปรับใช้งานฟังก์ชันโดยใช้ Verilog HDL สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการสนับสนุน Verilog โปรดดูวิธีใช้ซอฟต์แวร์ Intel® Quartus® Prime

สําหรับตัวอย่างเพิ่มเติมของการออกแบบ Verilog สําหรับอุปกรณ์ Intel โปรดดูบทของ สไตล์การเข้ารหัส HDL ที่แนะนําของ คู่มือผู้ใช้ซอฟต์แวร์ Intel Quartus Prime คุณยังสามารถเข้าถึงตัวอย่าง Verilog HDL จากเทมเพลตภาษาในซอฟต์แวร์ Intel Quartus Prime

วิธีการใช้ตัวอย่าง Verilog HDL

Intel ให้ตัวอย่างการออกแบบ Verilog HDL เป็นไฟล์ปฏิบัติการที่ดาวน์โหลดได้หรือแสดงเป็นข้อความในเว็บเบราว์เซอร์ของคุณ เลือกลิงก์ไฟล์เรียกทํางานเพื่อดาวน์โหลดไฟล์ลงในฮาร์ดดิสก์ของคุณ ในการใช้ตัวอย่าง Verilog HDL ที่แสดงเป็นข้อความในซอฟต์แวร์ Intel Quartus Prime ของคุณ ให้คัดลอกและวางข้อความจากเว็บเบราว์เซอร์ของคุณลงในตัวแก้ไขข้อความ ตรวจสอบให้แน่ใจว่าชื่อไฟล์ของไฟล์การออกแบบ Verilog HDL (.v)สอดคล้องกับชื่อหน่วยงานในตัวอย่าง ตัวอย่างเช่น หากชื่อหน่วยงานคือ Myram ให้บันทึกไฟล์เป็นmyram.v

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้