ตัวอย่างการออกแบบนี้สาธิตวิธีใช้ SPI Agent เพื่อAvalon® Host Bridge เพื่อเชื่อมต่อระหว่างโฮสต์และระบบระยะไกลสําหรับธุรกรรม SPI
ระบบในตัวอย่างการออกแบบนี้ประกอบด้วยสองระบบย่อย ประการแรกคือระบบโฮสต์ซึ่งประกอบด้วย CPU Nios® II และ SPI Host Core ที่จะเริ่มต้นทรานซิชัน SPI ประการที่สองคือระบบระยะไกลที่ประกอบด้วย SPI Agent เพื่อAvalon Host Bridge และหน่วยความจําบนชิป เพื่อจุดประสงค์ในการสาธิต ระบบย่อยทั้งสองนี้จะมีการเชื่อมต่อภายในภายในIntel® FPGAโดยไม่ผ่านการกําหนดเส้นทางพินทางกายภาพใดๆ
ส่วนซอฟต์แวร์สาธิตวิธีดําเนินการอ่านและเขียนทรานซิชันโดยใช้ SPI Agent เพื่อAvalon Host Bridge เพื่อให้ SPI Agent Avalon Host Bridge สามารถแปลงกระแสข้อมูลขาเข้าให้กลายเป็นทรานแซคชัน Avalon Memory-แมป (Avalon-MM) CPU ระบบโฮสต์ต้องเข้ารหัสและบรรจุแพ็กเก็ตสตรีมข้อมูลตามโปรโตคอลที่ใช้โดย Bridge ในทํานองเดียวกัน จําเป็นต้องแปลงสตรีมข้อมูลจาก SPI Agent เป็น Avalon Host Bridge ตามโปรโตคอลเดียวกันที่ใช้โดย CPU ไฟล์ซอฟต์แวร์ที่จําเป็นในการดําเนินการกระบวนการนี้จะรวมอยู่ในไฟล์ ZIP
ตัวอย่างการออกแบบนี้เป็นเวอร์ชันอัปเดตของชุดพัฒนาระบบแบบเอ็มเบ็ดเด็ด Cyclone® III Editionและตั้งเป้าที่จะใช้กับชุดพัฒนา SoC Cyclone® V
ข้อมูลจําเพาะการออกแบบฮาร์ดแวร์
ระบบโฮสต์
- Nios II/f
- หน่วยความจําบนชิป: 156K
- ตัวจับเวลาของระบบ
- ID ระบบ
- JTAG UART
- คอร์ SPI
ระบบระยะไกล
- SPI Agent ไปยัง Avalon Host Bridge
- หน่วยความจําบนชิป: 4K
ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:
สําหรับ Cyclone V SoC :
หมายเหตุ: ลิงก์นี้จะนําคุณไปยังร้านค้าออกแบบเพื่อดาวน์โหลดตัวอย่างการออกแบบและเอกสารคู่มืออ้างอิงฉบับย่อ ซึ่งรวมถึงคําแนะนําในการเรียกใช้งานการออกแบบ
สําหรับ Cyclone® III:
หมายเหตุ: ไฟล์ .zip มีไฟล์ฮาร์ดแวร์และซอฟต์แวร์ที่จําเป็นทั้งหมดเพื่อทําซ้ําตัวอย่างนี้ ไฟล์ readme.txt มีคําแนะนําในการเรียกใช้งานการออกแบบ