ตัวอย่างการออกแบบการกําหนดค่าขนาดกะทัดรัดของโปรเซสเซอร์ Nios II สาธิตการกําหนดค่าFPGAs Cyclone® III ใหม่โดยใช้โปรเซสเซอร์แบบฝังตัว Nios II และคอนโทรลเลอร์การอัปเดตระยะไกล การออกแบบสร้างขึ้นเพื่อใช้ทรัพยากรFPGAในปริมาณที่น้อยที่สุด เนื่องจากความกะทัดรัด ทําให้สามารถเพิ่มการออกแบบลงในระบบที่มีอยู่ของคุณเพื่อเพิ่มคุณสมบัติการกําหนดค่าใหม่ได้ เรียนรู้เพิ่มเติมเกี่ยวกับตัวอย่างการออกแบบ โปรดดู หมายเหตุการใช้งาน AN 548: Nios II Compact Configuration System สําหรับ Cyclone III (PDF)
การใช้ตัวอย่างการออกแบบนี้
หากต้องการเรียกใช้งานตัวอย่างนี้ ให้ดาวน์โหลด compact_config.zip และคลายซิปลงในฮาร์ดไดรฟ์ของคุณ ทําตามคําแนะนําใน AN 548 เพื่อเรียกใช้งานการออกแบบ
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ข้อมูลจําเพาะการออกแบบ
การออกแบบประกอบด้วยส่วนประกอบต่อไปนี้:
- โปรเซสเซอร์ Nios II (Nios II/e Economic Core)
- หน่วยความจําเข้าถึงโดยสุ่ม (RAM) บนชิป
- ลูปแบบล็อกเฟส (PLL)
- JTAG-UART
- คอนโทรลเลอร์การอัปเดตระยะไกล
- Tri-state bridge
- คอนโทรลเลอร์แฟลช CFI
- I/O แบบขนาน LED (PIO)
- PIO กดปุ่ม
- อุปกรณ์ต่อพ่วง ID ระบบ
การออกแบบนี้มีเป้าหมายCyclone III FPGA Starter Kitและชุดการประเมินแบบเอ็มเบ็ดเด็ด Nios II (NEEK)