เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.3 คุณอาจเห็นข้อผิดพลาดภายในนี้เมื่อคอมไพล์การออกแบบที่มุ่งเป้าไปที่อุปกรณ์ 7 Intel Agilex® และมีอินเทอร์เฟซหน่วยความจําภายนอก ใดๆ Intel Agilex® 7 FPGA IP
ข้อผิดพลาดเกิดขึ้นเมื่อพินเอาต์ที่มอบหมายของอุปกรณ์ไม่ถูกต้องเนื่องจากธนาคารย่อย EMIF ที่ไม่ต่อเนื่องถูกใช้สําหรับการบ้าน
เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ แก้ไขการมอบหมายพินเพื่อสร้างพินอุปกรณ์ที่ถูกต้องสําหรับอินเทอร์เฟซหน่วยความจําภายนอก Intel Agilex® IP FPGA 7
โปรดดู คู่มือผู้ใช้อินเทอร์เฟซหน่วยความจําภายนอก Intel Agilex® FPGA IP: Intel Agilex FPGA PIN EMIF IP และการวางแผนทรัพยากรสําหรับการสร้างการบ้านพินที่ถูกต้องสําหรับการออกแบบ
นอกจากนี้ คุณอาจพบเอกสารต่อไปนี้ที่จะเป็นประโยชน์: Agilex EMIF Pin Planner Tool และเอกสารข้อมูลพิน Agilex EMIF
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.4