เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.0 Intel® Arria® 10 FPGA Edition คุณอาจพบการละเมิดเล็กๆ น้อยๆ ซึ่งเกิดขึ้นเนื่องจากการกําหนดเส้นทางที่รวดเร็วของอุปกรณ์ Intel Arria 10
เพื่อแก้ไขปัญหานี้ จํากัดข้อกําหนดการถือครองมากเกินไประหว่างการปรับการออกแบบของคุณโดยการเพิ่มข้อจํากัดต่อไปนี้ให้กับข้อจํากัดการออกแบบของ Synopsys ( ไฟล์ SDC)
set quartus_exe $::TimeQuestInfo(nameofexecutable)
if { $quartus_exe == "quartus_fit" } {
post_message -type info "Over constraining hold"
set_clock_uncertainty 0.20 –add –hold –enable_same_physical_edge \
-from [get_clocks {clk}] –to [get_clocks {clk}]
}
ซึ่งจะช่วยให้เหมาะสมกับข้อกําหนดที่จํากัดในขณะที่ยังคงใช้ข้อกําหนดการระงับที่ถูกต้องสําหรับการปิดเวลา
ควรเพิ่มข้อจํากัดนี้เมื่อจําเป็นแทนที่จะใช้กับทั่วโลกและสามารถนําไปใช้กับพาธเฉพาะแทนโดเมนนาฬิกาทั้งหมดได้ หากยังไม่สามารถแก้ไขปัญหาการละเมิดการระงับของคุณได้ ค่าที่ใหญ่กว่าจะจํากัดเส้นทางการละเมิดได้