ID บทความ: 000084354 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 03/03/2016

ข้อผิดพลาด: โปรดระบุการเปลี่ยนเฟสที่ถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • Avalon ALTPLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจพบข้อผิดพลาดนี้เมื่อสร้างอินสแตนซ์ PLL Intel® FPGA IP ด้วยการตั้งค่าการเปลี่ยนเฟสสัญญาณนาฬิกาเอาต์พุตบางอย่าง

    ตัวอย่างเช่น อินเทอร์เฟซ ALTLVDS ที่มีอัตรา dara ที่ 700 Mbps และปัจจัยการดีซีเรียลไลเซชัน 7 รายงานการคอมไพล์จะแสดงสัญญาณนาฬิกาเอาต์พุตจะมีการเปลี่ยนเฟส 180, 257 และ 334 องศา อย่างไรก็ตาม หากคุณป้อนการตั้งค่าการเปลี่ยนเฟสเหล่านี้ใน Intel® FPGA IP PLL ตัวแก้ไขพารามิเตอร์จะรายงานข้อผิดพลาดนี้

     

    ความละเอียด

    ใส่การตั้งค่า Phase Shift เป็น "ps" เพื่อเปลี่ยนการตั้งค่าองศาใน Intel® FPGA IP PLL

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 13 ผลิตภัณฑ์

    Arria® V GX FPGA
    Arria® V FPGA และ SoC FPGA
    Arria® V GT FPGA
    Cyclone® V FPGA และ SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้