คำอธิบาย
คุณอาจพบข้อผิดพลาดที่พอดีนี้สําหรับอุปกรณ์ Intel® Stratix® V GX หรือ Stratix® V GT หากคุณสร้างอินสแตนซ์ใหม่มากกว่าหนึ่งอินสแตนซ์ของ IP คอนโทรลเลอร์การกําหนดค่าตัวรับส่งสัญญาณใหม่ในครึ่งด้านเดียวกันของอุปกรณ์และใช้แหล่งอินพุต mgmt_clk_clk ที่แตกต่างกัน
ข้อผิดพลาดที่เหมาะสมเกิดจากการเชื่อมต่อที่ไม่ถูกต้องกับบล็อกการปรับเทียบตัวรับส่งสัญญาณทางกายภาพ มีบล็อกการสอบเทียบทางกายภาพแบบเดี่ยวในแต่ละ Quadrant ของอุปกรณ์ ซึ่งควบคุมโดย IP คอนโทรลเลอร์การกําหนดค่าตัวรับส่งสัญญาณใหม่
ความละเอียด
คอนโทรลเลอร์การกําหนดค่าตัวรับส่งสัญญาณใหม่ที่มีบล็อกการปรับเทียบต้องมีแหล่งข้อมูล mgmt_clk_clk เดียวกัน
โปรดดูบท "การสอบเทียบบล็อกขอบเขต" ของคู่มือ Intel® Stratix® V GX ซึ่งอาจพบได้ในไดรฟ์ข้อมูล "สถาปัตยกรรมตัวรับส่งสัญญาณในอุปกรณ์ Stratix V"