คุณจะเห็นข้อความแสดงข้อผิดพลาดนี้หากมีการกําหนดพินอื่นที่มีมาตรฐาน 3.0V หรือ 3.3V I/O ถัดจากตําแหน่งพิน DCLK ใน Cyclone® III และอุปกรณ์ iV E Cyclone®ในแพ็คเกจ QFP และอุปกรณ์ IV GX Cyclone®ในแพ็คเกจ QFN
นี่จะจํากัดความใกล้เคียงของอินพุตและเอาต์พุตมาตรฐาน I/O ที่เลือกไว้ที่พิน DCLK บน QFP (Cyclone® III และ Cyclone® IV E) และแพคเกจ QFN (Cyclone® IV GX) ตัวอย่างเช่น หาก I/O ใช้มาตรฐาน I/O 3.0V หรือ 3.3V จะต้องแยก I/O หนึ่งแผ่นและ DCLK สําหรับแพ็คเกจ QFP และ QFN ออก ดังนั้นคุณจึงควรระวังอย่ากําหนดพินใดๆ ที่มีมาตรฐาน 3.0V หรือ 3.3V I/O ไปยังตําแหน่งพิน DCLK มาตรฐาน I/O 2.5V ได้รับอนุญาตให้ติดกับพิน DCLK
ข้อจํากัดการจัดวาง I/O นี้จะช่วยลดการมีเพศสัมพันธ์ด้านเสียงรบกวนจาก I/O ใกล้เคียงไปยังพิน DCLK ดังนั้นซอฟต์แวร์ Quartus® II จึงตรวจสอบข้อจํากัดนี้
หากพินปัญหามีอัตราการสลับต่ํามาก (เช่น พินรีเซ็ต) คุณสามารถใช้การมอบหมาย I/O MAX TOGGLE RATE เป็น 0MHz บนพินปลายเดียวเพื่อข้ามข้อความแสดงข้อผิดพลาดนี้
ไม่แนะนําให้ใช้การตั้งค่า I/O MAX TOGGLE RATE ที่ 0MHz กับพินที่สลับอยู่ กฎการวางพินในซอฟต์แวร์ Quartus® II จะถูกบังคับใช้เพื่อให้มั่นใจว่าสัญญาณมีเสียงดังไม่ทําให้สัญญาณข้างเคียงเสียหาย หากคุณใช้การตั้งค่า I/O MAX TOGGLE RATE บนพินสวิตช์เพื่อข้ามกฎการวางตําแหน่งเหล่านี้ การออกแบบของคุณอาจทํางานไม่ได้ตามที่ต้องการ