ID บทความ: 000079277 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมตัวรับส่งสัญญาณ Arria® II GX CDR ที่กําหนดค่าในโหมดล็อคอัตโนมัติจึงรักษาสัญญาณ rx_freqlocked ไว้ในโหมดอื่นใดยกเว้นโหมด PCIe

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจสังเกตเห็นว่าสัญญาณ rx_freqlocked ติดค้างอยู่ในตําแหน่งสูง/เนื่องจากปัญหาการล็อก CDR ที่เกิดจากข้อบกพร่องของซอฟต์แวร์ใน Quartus II 10.0 SP1 และเวอร์ชันก่อนหน้า ปัญหานี้อาจพบได้ในทุกโหมด ยกเว้นโหมด PCIe SAS/SATA หรือแอพพลิเคชั่นที่ใช้สัญญาณ rx_signaldetect อาจต้องใช้วิธีแก้ไขปัญหาเพิ่มเติม

สําหรับคําอธิบายว่าทําไมหน่วย Arria® II GX CDR อาจเก็บสัญญาณ rx_freqlocked ไว้ในโหมดอื่นใด ยกเว้นโหมด PCIe โปรดดูเอกสารข้อผิดพลาด Arria II GX (PDF)

หากต้องการแก้ไขปัญหานี้ ให้ดาวน์โหลดและติดตั้งโปรแกรมแก้ไขที่เหมาะสมจากลิงก์ด้านล่าง โซลูชันซอฟต์แวร์เพื่อแก้ปัญหานี้ได้รับการรวมเข้ากับซอฟต์แวร์ Quartus II เวอร์ชันที่ใหม่กว่า 10.0 SP1 อย่างเต็มรูปแบบ ดังนั้นจึงไม่จําเป็นต้องใช้โปรแกรมแก้ไขในซอฟต์แวร์เวอร์ชันที่ใหม่กว่า

โปรดทราบว่าแพตช์ซอฟต์แวร์ไม่เข้ากันกับแพตช์ก่อนหน้านี้ที่ระบุไว้ด้านล่าง หากคุณใช้แพตช์ที่เข้ากันไม่ได้เหล่านี้ ให้ดูโซลูชันอื่นที่เกี่ยวข้องกับลําดับการรีเซ็ตที่แสดงในรูปที่ 1 และที่อธิบายไว้ด้านล่าง หรือยื่นคําขอบริการที่ mysupport.altera.com หากคุณต้องการแพตช์ที่เข้ากันได้

หลังจากติดตั้งแพทช์แล้ว คุณสามารถเรียกใช้ตัวประกอบซอฟต์แวร์ Quartus II อีกครั้งได้โดยไม่จําเป็นต้องทําการคอมไพล์แบบเต็ม

ความละเอียด

หมายเหตุ: หากคุณไม่ได้ใช้สัญญาณ rx_signaldetect ให้ข้ามเวลาของรอบสัญญาณนาฬิกาแบบขนาน 64k และดูเฉพาะขั้นตอนด้านล่างเท่านั้น

  1. ตรวจสอบ rx_analogreset และสัญญาณ rx_digitalreset
  2. สัญญาณ rx_freqlocked[0.n-1] จะต่ําลง ซึ่งบ่งชี้ว่าตัวรับส่งสัญญาณกําลังล็อคอยู่ที่นาฬิกาอ้างอิง (ล็อคเพื่ออ้างอิง)
  3. ขัดขันสัญญาณ rx_analogreset ตรวจสอบให้แน่ใจว่าข้อมูลปรากฏที่อินพุตของตัวรับก่อนที่จะขยี้สัญญาณ rx_analogreset ถ้าคุณกําลังใช้พอร์ต rx_signaldetect คุณสามารถทําตามแผนภาพการกําหนดเวลาตามที่แนะนําข้างต้น หากคุณไม่ได้ใช้สัญญาณ rx_signaldetect ให้ดูบันทึกพิเศษด้านล่างเกี่ยวกับวิธีการตรวจจับการมีอยู่ของข้อมูลที่บัฟเฟอร์ RX ของคุณ
  4. สัญญาณ rx_freqlocked[0.n-1] จะสูงซึ่งบ่งชี้ว่าตัวรับส่งสัญญาณกําลังล็อคข้อมูล
  5. ประมาณ 4 μs (tLTD_Auto) หลังจาก rx_freqlocked สุดท้ายสัญญาณสูงทําให้สัญญาณ rx_digitalreset แย่ลง

หมายเหตุพิเศษ

ใช้วิธีการใดวิธีการหนึ่งต่อไปนี้เพื่อระบุว่าข้อมูลปรากฏที่บัฟเฟอร์ RX หรือไม่

  1. สามารถตรวจจับสัญญาณได้ในโหมด PCIe และ Basic คุณสามารถตรวจสอบสัญญาณ rx_signaldetect เป็นการสูญเสียหรือมีตัวระบุลิงก์ rx_signaldetect จะถูกตรวจสอบหากมีข้อมูลที่ถูกต้องอยู่ในบัฟเฟอร์ RX
  2. คุณสามารถใช้ตัวตรวจจับ PPM ในคอร์อุปกรณ์สําหรับโหมดที่ไม่มีสัญญาณเพื่อตรวจสอบการเชื่อมต่อ ตัวตรวจจับ PPM จะช่วยให้คุณระบุว่ามีข้อมูลที่ถูกต้องที่ลิงก์หรือไม่
  3. ความเสียหายของข้อมูลหรือเงื่อนไข fifo fifo comp phase comp ในลอจิกของผู้ใช้อาจระบุข้อมูลที่บัฟเฟอร์ RX ที่ถูกต้องหรือไม่ถูกต้อง

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้