คุณสามารถสร้างอินสแตนซ์บัฟเฟอร์อินพุตหรือเอาต์พุตที่แตกต่างกันในการออกแบบของคุณโดยใช้คอร์Intel® FPGA IP ALTIOBUF ที่มีอยู่ในซอฟต์แวร์ Intel® Quartus® Prime
คอร์Intel® FPGA IP ALTIOBUF ช่วยให้คุณสามารถระบุพินอินพุตหรือเอาต์พุตของคุณเป็นตัวรับสัญญาณหรือตัวส่งสัญญาณที่แตกต่าง จากนั้นคุณต้องพอร์ตสัญญาณทั้งบวกและลบไปยังพิน I/O คอร์Intel FPGA IPนี้รองรับตั้งแต่ตระกูลอุปกรณ์ Stratix® III และ Cyclone® III
สําหรับStratix® II, Cyclone® II, Arria® GX และตระกูลอุปกรณ์ก่อนหน้า คุณไม่สามารถสร้างบัฟเฟอร์ที่แตกต่างในการออกแบบของคุณได้ทันที แต่ให้ใช้ขาที่เป็นบวกของคู่ที่แตกต่างในการออกแบบของคุณ และหาพินนั้นในตัวแก้ไขการมอบหมาย ระบุพินมาตรฐาน I/O ด้วยค่า "LVDS" หรือมาตรฐาน I/O ที่แตกต่างที่คุณต้องการใช้ ดูคู่มืออุปกรณ์เพื่อดูรายการมาตรฐาน I/O ที่รองรับทั้งหมด ขาลบจะถูกกําหนดให้พินฟรีที่เกี่ยวข้องโดยอัตโนมัติเมื่อคุณคอมไพล์การออกแบบของคุณ วิธีการนี้รองรับตระกูลอุปกรณ์ทั้งหมดที่รองรับมาตรฐาน I/O ที่แตกต่างกัน เช่น LVDS
สําหรับข้อมูลเพิ่มเติมเกี่ยวกับคอร์Intel FPGA IP ALTIOBUF โปรดดู คู่มือผู้ใช้ ALTIOBUF IP Core (PDF)