ID บทความ: 000082860 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 14/11/2013

ข้อผิดพลาดภายใน: ระบบย่อย: FIOMGR, ไฟล์: /quartus/fitter/fiomgr/fiomgr_io_power_region.cpp, บรรทัด: 2460

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นข้อผิดพลาดนี้ในซอฟต์แวร์ Quartus® II สําหรับการออกแบบที่มุ่งเป้าไปที่อุปกรณ์ Stratix® V และ Arria® V ข้อผิดพลาดนี้เกิดขึ้นหากการออกแบบของคุณมีสัญญาณแตกต่างที่ขาทั้งบวกและลบ (จริงและเสริม) ได้รับการกําหนดและเชื่อมต่อด้วยตนเองในเน็ตลิสต์ของคุณโดยไม่ใช้ altiobuf primitive

ความละเอียด

เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้เลือกทําอย่างใดอย่างหนึ่งต่อไปนี้:

  • กําหนดเฉพาะขาบวกของสัญญาณที่แตกต่างของคุณในเน็ตลิสต์ของคุณ ซอฟต์แวร์ Quartus II จะสร้างและเชื่อมต่อขาลบสําหรับสัญญาณที่แตกต่างของคุณโดยอัตโนมัติ
  • ใช้ altiobuf primitive เพื่อเชื่อมต่อทั้งขาบวกและลบของสัญญาณที่แตกต่างของคุณ ดูโซลูชันที่เกี่ยวข้องด้านล่างสําหรับข้อมูลเกี่ยวกับวิธีใช้ altiobuf primitive

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 8 ผลิตภัณฑ์

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้