ID บทความ: 000077666 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 29/10/2014

คําเตือน: CONV_INTEGER: มี 'U'|' X'|' W'|' Z'|' -' ในตัวถูกดําเนินการทางเลขคณิต และถูกแปลงเป็น 0

สิ่งแวดล้อม

  • ซอฟต์แวร์ Intel® Quartus® II
  • DSP Builder for Intel® FPGAs Pro Edition
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจได้รับคําเตือนนี้เมื่อจําลองการออกแบบ DSP Builder® บางแบบภายใต้โมเดล® ข้อความเตือนเหล่านี้ไม่มีผลกับผลลัพธ์การจําลองของคุณ และสามารถละเว้นได้

    ความละเอียด

    คําเตือนเหล่านี้ (และอื่น ๆ ทั้งหมดเช่นเดียวกับพวกเขา) สามารถถูกระงับโดยวิธีใดวิธีหนึ่งจากสองวิธี:

    1. ระงับผ่าน Modelsim GUI:
      • เปิดกล่องโต้ตอบ การจําลอง (เมนู ตัวเลือก)
      • ตั้งค่าตัวเลือก ระงับการเตือนจากแพ็คเกจ Synopsys เป็น เปิด
      • คลิก ตกลง
    2. ค้นหาไฟล์ *_atb.do ในไดเรกทอรีโครงการของคุณค้นหาความคิดเห็น "ปิดใช้งานการเตือนบางอย่าง ..." และแสดงความคิดเห็นในบรรทัดต่อมาดังนี้:

    # ปิดใช้งานการเตือนบางอย่างที่เกิดขึ้นที่จุดเริ่มต้นของการจําลอง
    ตั้งค่า StdArithNoWarnings 1 อย่างเงียบๆ
    รัน 0ns
    # StdArithNoWarnings 0 อย่างเงียบๆ
    รัน -ทั้งหมด

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

    Cyclone® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GX FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้