ทําไม rx_st_sop rx_st_eop tx_st_sop และ tx_st_eop กว้างเพียงเล็กน้อยเมื่อเปิดใช้งานหลายแพ็กเก็ตต่อรอบถูกตั้งค่าเมื่อกําหนดค่า Intel® Arria® 10 FPGA Avalon® Streaming Interface สําหรับ PCIe Hard IP ในโหมด 3.0 x8

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้