เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.1.1 และก่อนหน้า ไฟล์ห่อหุ้ม RTL สําหรับสัญญาณ 3.0 x8 Intel® Arria® 10 FPGA Hard IP สําหรับ PCI Express แมปอย่างไม่ถูกต้องเพียงเล็กน้อยของ rx_st_sop กว้างสองบิต rx_st_eop tx_st_sop และ tx_st_eop เมื่อเปิดใช้งานหลายแพ็กเก็ตต่อรอบ
ในการแก้ไขปัญหานี้ ให้แก้ไขไฟล์ RTL wrapper, ชื่อ<variation>.v หรือ ชื่อการเปลี่ยนแปลง<>.vhd เพื่อส่งออกทั้งสองบิตสัญญาณ