คำอธิบาย
เนื่องจากปัญหาใน Intel® FPGA IP R-Tile Avalon® Streaming สําหรับตัวอย่างการออกแบบ PCI Express มาตรฐาน I/O เริ่มต้นสําหรับพินอินพุตสัญญาณนาฬิกาอ้างอิง PCI Express คือ CML
ความละเอียด
ตามข้อกําหนดพื้นฐานของ PCI Express และแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Agilex® พิน ข้อมูลอ้างอิงพินอินพุตนาฬิกาอ้างอิงควรตั้งค่าเป็นมาตรฐาน HCSL I/O
ปัญหานี้ได้รับการแก้ไขใน Intel® Quartus®ซอฟต์แวร์ Prime Pro Edition 21.3