คำอธิบาย
เนื่องจากปัญหาใน PCIe Hard IP PMA ลิงก์อาจติดอยู่ในสถานะ Detect.Active
เนื่องจากตรรกะการตรวจจับตัวรับส่งสัญญาณไม่ส่งคืนชีพจร PHYSTATUS บนอินเทอร์เฟซ PIPE ไปยังคอร์ Hard IP หากช่วงต่ําของ TxDetectRx สองตัวติดต่อกันน้อยกว่า 544 ns
ปัญหานี้มีผลต่อ Stratix® IV GX, Stratix® IV GT และอุปกรณ์ Arria® II GX
ความละเอียด
เปลี่ยนตรรกะการรีเซ็ต Hard IP ด้วยตนเองเพื่อตรวจสอบสัญญาณ crst และ srst อย่างน้อย 1 ตัว
คุณสามารถใช้ไฟล์ต่อไปนี้เพื่อดูการเปลี่ยนแปลงที่จําเป็นสําหรับทั้งการสตรีมมิ่ง Avalon®และ Avalon®แมปอินเทอร์เฟซหน่วยความจําเพื่อตอบสนองข้อกําหนดข้างต้น
- top_rs_hip (.v): หาตรรกะการรีเซ็ตที่เพิ่มเข้ามาได้ที่บรรทัดที่ 181-211 ใส่บรรทัดเหล่านี้ในไฟล์ _rs_hip.v ของคุณสําหรับอินเทอร์เฟซการสตรีม Avalon
- pcie_compiler_0 (.v) : หาตรรกะการรีเซ็ตเพิ่มเติมได้ที่บรรทัดที่ 648-684 ใส่บรรทัดเหล่านี้ไว้ในไฟล์การสร้างอินสแตนซ์ของคุณสําหรับอินเทอร์เฟซที่แมปหน่วยความจํา Avalon
- pcie_compiler_0 (.vhd): สามารถหาตรรกะการรีเซ็ตเพิ่มเติมได้ที่บรรทัดที่ 775-810 ใส่บรรทัดเหล่านี้ไว้ในไฟล์การสร้างอินสแตนซ์ของคุณสําหรับอินเทอร์เฟซที่แมปหน่วยความจํา Avalon