คอลเลกชั่นผลิตภัณฑ์
เอฟพีจีเอ Stratix® V GS
สถานะ
Launched
วันที่วางจำหน่าย
2010
การทำลวดลายวงจร
28 nm

แหล่งข้อมูล

Logic Element (LE)
457000
อะแดปทีฟ ลอจิก โมดูล (ALM)
172600
รีจีสเตอร์ อะแดปทีฟ ลอจิก โมดูล (ALM)
690400
เฟสล็อกลูปเนื้อผ้าและ I/O (PLL)
24
หน่วยความจำแบบฝังสูงสุด
44.27 Mb
การประมวลผลสัญญาณดิจิทัล (DSP)
1590
รูปแบบการประมวลผลสัญญาณดิจิทัล (DSP)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
คอนโทรลเลอร์หน่วยความจำแบบแข็ง
ไม่ใช่
อินเทอร์เฟซหน่วยความจำภายนอก (EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

ข้อมูลจำเพาะ I/O

จำนวน I/O ผู้ใช้สูงสุด
696
การรองรับมาตรฐาน I/O
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
คู่ LVDS สูงสุด
348
ตัวรับส่งสัญญาณแบบไม่กลับสู่ศูนย์ (NRZ) สูงสุด
36
อัตราข้อมูลแบบไม่กลับสู่ศูนย์ (NRZ) สูงสุด
14.1 Gbps
โปรโตคอลตัวรับส่งสัญญาณ Hard IP
PCIe Gen3

ข้อมูลจำเพาะของแพ็คเกจ

ตัวเลือกของแพ็คเกจ
F1152, F1517

ข้อมูลเสริม

URL ข้อมูลเพิ่มเติม