คอลเลกชั่นผลิตภัณฑ์
MAX® II Z CPLD
สถานะ
Launched
วันที่วางจำหน่าย
Q1'14
การทำลวดลายวงจร
180 nm

แหล่งข้อมูล

มาโครเซลล์ที่เทียบเท่า
192
การหน่วงเวลาแบบ Pin-to-Pin
4.7 ns
หน่วยความจำแฟลชของผู้ใช้
8 Kb

คุณสมบัติ

Boundary-Scan JTAG
ใช่
JTAG ISP
ใช่
อินพุตรีจิสเตอร์ที่รวดเร็ว
ใช่
การเพิ่มพลังให้กับรีจิสเตอร์ที่ตั้งโปรแกรมได้
ใช่
JTAG Translator
ใช่
ISP แบบเรียลไทม์
ใช่
MultiVolt I/Os†
1.5, 1.8, 2.5, 3.3
I/O Power Banks
2
เอาต์พุตสูงสุดช่วยให้ได้
80
LVTTL/LVCMOS
ใช่
Schmitt Triggers
ใช่
อัตราการเปลี่ยนแปลงแรงดันที่ตั้งโปรแกรมได้
ใช่
ตัวต้านทานแบบ Pull-Up ที่ตั้งโปรแกรมได้
ใช่
พิน GND ที่ตั้งโปรแกรมได้
ใช่
เอาต์พุตแบบ Open-Drain
ใช่
Bus Hold
ใช่

ข้อมูลจำเพาะของแพ็คเกจ

ตัวเลือกของแพ็คเกจ
M68, M100
ขนาดแพ็คเกจ
5 mm x 5 mm, 6mm x 6mm

ข้อมูลเสริม

URL ข้อมูลเพิ่มเติม