คอลเลกชั่นผลิตภัณฑ์
MAX® V CPLD
สถานะ
Launched
วันที่วางจำหน่าย
2010
การทำลวดลายวงจร
180 nm

แหล่งข้อมูล

Logic Elements (LE)
160
Equivalent Macrocells
128
Pin-to-pin Delay
7.5 ns
User Flash Memory
8 Kb
Logic Convertible To Memory
ใช่

คุณสมบัติ

Internal Oscillator
ใช่
Fast Power-on Reset
ใช่
Boundary-scan JTAG
ใช่
JTAG ISP
ใช่
Fast Input Registers
ใช่
Programmable Register Power-up
ใช่
JTAG Translator
ใช่
Real-time ISP
ใช่
MultiVolt I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
I/O Power Banks
2
Maximum Output Enables
79
LVTTL/LVCMOS
ใช่
Emulated LVDS Outputs
ใช่
Schmitt Triggers
ใช่
Programmable Slew Rate
ใช่
Programmable Pull-up Resistors
ใช่
Programmable GND Pins
ใช่
Open-drain Outputs
ใช่
Bus Hold
ใช่

ข้อมูลจำเพาะของแพ็คเกจ

Package Options
M68, M100, E64, T100
ขนาดแพ็คเกจ
5mm x 5mm, 6mm x 6mm, 9mm x 9mm, 16mm x 16mm

ข้อมูลเสริม

URL ข้อมูลเพิ่มเติม