JESD204C Intel® FPGA IP
JESD204C IP เอฟพีจีเอ Intel® เป็นอินเทอร์เฟซอนุกรมแบบจุดต่อจุดสำหรับตัวแปลสัญญาณดิจิทัลเป็นอะนาล็อก (DAC) หรืออะนาล็อกเป็นดิจิทัล (ADC) เพื่อถ่ายโอนข้อมูลไปยังอุปกรณ์เอฟๆพีจีเอ
อ่านคู่มือผู้ใช้ JESD204C IP เอฟพีจีเอ Intel® ›
อ่านคู่มือผู้ใช้ JESD204C Intel Agilex® 7 F-Tile FPGA IP ›
อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ JESD204C Intel Agilex® 7 FPGA IP ›
อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ JESD204C Intel® Stratix® 10 FPGA IP ›
JESD204C Intel® FPGA IP
JESD204C IP เอฟพีจีเอ Intel® ประกอบด้วย:
- Media Access Control (MAC)—บล็อก Data Link Layer (DLL) และ Transport Layer (TL) ที่ทำหน้าที่ควบคุมสถานะการเชื่อมต่อ
- Physical Layer (PHY) — บล็อก Physical Coding Sublayer (PCS) และ Physical Media Attachment (PMA)
คุณสมบัติ
JESD204C IP เอฟพีจีเอ Intel® มีคุณสมบัติหลักให้ต่อไปนี้:
- อัตราข้อมูลสูงสุด 32.44032 Gbps สำหรับอุปกรณ์ Intel Agilex® 7 F-tile และ 28.9 Gbps สำหรับอุปกรณ์ Intel Agilex® 7 E-tile และอุปกรณ์ Intel® Stratix® 10 E-tile
- เลนเดียวหรือหลายเลน (สูงสุด 16 เลนต่อการเชื่อมต่อ)
- ตัวนับสัญญาณนาฬิกาแบบมัลติบล็อกแบบขยาย (LEMC) โดยอ้างอิง E=1 ถึง 256
- การจัดตำแหน่งและการตรวจสอบเลนแบบอนุกรม
- การซิงโครไนซ์เลน
- การออกแบบแบบแยกส่วนที่รองรับการซิงโครไนซ์หลายอุปกรณ์
- MAC และการแบ่งพาร์ชัน PHY
- รองรับเวลาแฝงที่กำหนดได้
- การเข้ารหัส 64/66
- การเข้ารหัสสัญญาณ/แก้ถอดรหัสสัญญาณ
- อินเทอร์เฟซการสตรีมของ Avalon® สำหรับการส่งและรับเส้นทางข้อมูล
- อินเทอร์เฟซที่แมปหน่วยความจำของ Avalon® สำหรับการลงทะเบียนการควบคุม/สถานะ (CSR)
- การสร้างไดนามิกของเครื่องมือทดสอบการจำลองการทำงาน
- โหมด TX PMA แบบรวมและไม่รวมสัญญาณ
- ตัวเลือกการสนับสนุนสำหรับ ECC M20K DCFIFO
- ตัวเลือกสำหรับการกำหนดค่า Sync Header
- CRC-12
- ช่องสัญญาณคำสั่งแบบสแตนด์อโลน
สถานะ IP
สถานะการสั่งซื้อ |
การผลิต |
รหัสการสั่งซื้อ |
|
Intel® FPGA IP JESD204 SUITE |
IPS-JESD204 (ประกอบด้วย JESD204B, JESD204B-FTILE, JESD204C, JESD204C-FTILE) |
ลิงก์ที่เกี่ยวข้อง
แหล่งข้อมูลเพิ่มเติม
ค้นหา IP Core
ค้นหา Core ทรัพย์สินทางปัญญาของ Intel® FPGA ที่เหมาะกับความต้องการของคุณ
การสนับสนุนด้านเทคนิค
สำหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ การสนับสนุนระดับพรีเมียมจาก Intel® นอกจากนี้ คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ในศูนย์ความรู้และชุมชน
การประเมินและการซื้อ IP Core
ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของ Intel® FPGA
การออกแบบด้วย IP Core ของ Intel® FPGA
เรียนรู้เพิ่มเติมเกี่ยวกับการออกแบบด้วย IP ของ Intel® FPGA ซึ่งเป็น Core พร้อมใช้งานที่มีให้เลือกหลากหลายและได้รับการปรับแต่งมาสำหรับใช้กับ Intel® FPGA
IP Base Suite
ฟรีสิทธิ์การใช้งาน IP Core ของ Intel FPGA พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Intel® Quartus® Prime รุ่น Standard หรือรุ่น Pro
I-Tested
Intel จะมอบใบรับรองการทดสอบการทำงานร่วมกันหรือ I-Tested ให้กับ IP Core ของสมาชิกเครือข่าย IP Core ของ Intel FPGA หรือ Intel FPGA Design Solutions ที่ผ่านการตรวจสอบ
IP Core ของพาร์ทเนอร์ Intel® FPGA
เรียกดูแคตตาล็อก Core ทรัพย์สินทางปัญญาของพาร์ทเนอร์ Intel® FPGA ใน Intel® Solutions Marketplace
ตัวอย่างการออกแบบ
ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์ Intel® FPGA
การรับรอง IP Core
Intel มุ่งมั่นที่จะมอบ Core ทรัพย์สินทางปัญญาที่ทำงานร่วมกับเครื่องมือ Intel® FPGA หรือข้อกำหนดของอินเทอร์เฟซได้อย่างราบรื่น
ติดต่อฝ่ายขาย
ติดต่อกับฝ่ายขายสำหรับความต้องการด้านการออกแบบผลิตภัณฑ์ Intel® FPGA และการเร่งความเร็ว