เอฟพีจีเอ Stratix® V 5SEEB

ข้อมูลจำเพาะ

ข้อมูลจำเพาะ I/O

ข้อมูลจำเพาะของแพ็คเกจ

ข้อมูลเสริม

ข้อมูลการสั่งซื้อและการปฏิบัติตามกฎระเบียบ

ข้อมูลการสั่งซื้อและข้อมูลจำเพาะ

Stratix® V 5SEEB FPGA 5SEEBF45C2G

  • MM# 99A1J6
  • รหัสข้อมูลจำเพาะ SRJHJ
  • รหัสการสั่งซื้อ 5SEEBF45C2G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS Content ID 725303

Stratix® V 5SEEB FPGA 5SEEBF45C3G

  • MM# 99A1J8
  • รหัสข้อมูลจำเพาะ SRJHL
  • รหัสการสั่งซื้อ 5SEEBF45C3G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS Content ID 725389

Stratix® V 5SEEB FPGA 5SEEBF45C4G

  • MM# 99A1J9
  • รหัสข้อมูลจำเพาะ SRJHM
  • รหัสการสั่งซื้อ 5SEEBF45C4G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS Content ID 725202

Stratix® V 5SEEB FPGA 5SEEBF45I2G

  • MM# 99A1JA
  • รหัสข้อมูลจำเพาะ SRJHN
  • รหัสการสั่งซื้อ 5SEEBF45I2G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS Content ID 725107

Stratix® V 5SEEB FPGA 5SEEBF45I3G

  • MM# 99A1JD
  • รหัสข้อมูลจำเพาะ SRJHQ
  • รหัสการสั่งซื้อ 5SEEBF45I3G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS Content ID 725548

Stratix® V 5SEEB FPGA 5SEEBF45I4G

  • MM# 99A1JH
  • รหัสข้อมูลจำเพาะ SRJHS
  • รหัสการสั่งซื้อ 5SEEBF45I4G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS Content ID 725812

ถูกปลดและยกเลิกไปแล้ว

Stratix® V 5SEEB FPGA 5SEEBF45C4N

  • MM# 969142
  • รหัสข้อมูลจำเพาะ SR7P1
  • รหัสการสั่งซื้อ 5SEEBF45C4N
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS Content ID 692605

Stratix® V 5SEEB FPGA 5SEEBF45I2L

  • MM# 969143
  • รหัสข้อมูลจำเพาะ SR7P2
  • รหัสการสั่งซื้อ 5SEEBF45I2L
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS Content ID 701241

Stratix® V 5SEEB FPGA 5SEEBH40C3N

  • MM# 969145
  • รหัสข้อมูลจำเพาะ SR7P4
  • รหัสการสั่งซื้อ 5SEEBH40C3N
  • Stepping A1
  • ECCN 3A991
  • CCATS NA
  • MDDS Content ID 691527

Stratix® V 5SEEB FPGA 5SEEBF45C2LN

  • MM# 969760
  • รหัสข้อมูลจำเพาะ SR866
  • รหัสการสั่งซื้อ 5SEEBF45C2LN
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS Content ID 702711

Stratix® V 5SEEB FPGA 5SEEBF45I3NYY

  • MM# 969761
  • รหัสข้อมูลจำเพาะ SR867
  • รหัสการสั่งซื้อ 5SEEBF45I3NYY
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS Content ID 700715

Stratix® V 5SEEB FPGA 5SEEBH40I2L

  • MM# 970661
  • รหัสข้อมูลจำเพาะ SR8W8
  • รหัสการสั่งซื้อ 5SEEBH40I2L
  • Stepping A1
  • ECCN 3A991
  • CCATS NA
  • MDDS Content ID 700103

Stratix® V 5SEEB FPGA 5SEEBH40I3L

  • MM# 970662
  • รหัสข้อมูลจำเพาะ SR8W9
  • รหัสการสั่งซื้อ 5SEEBH40I3L
  • Stepping A1
  • ECCN 3A991
  • CCATS NA
  • MDDS Content ID 696258

ข้อมูลความสอดคล้องตามข้อบังคับการค้า

  • ECCN แตกต่างกันไปตามผลิตภัณฑ์
  • CCATS แตกต่างกันไปตามผลิตภัณฑ์
  • US HTS 8542390001

ข้อมูล PCN

SRJHM

SRJHN

SR7P4

SR8W9

SRJHQ

SR7P2

SR867

SR8W8

SR7P1

SR866

SRJHS

SRJHJ

SRJHL

ไดรเวอร์และซอฟต์แวร์

ไดรเวอร์และซอฟต์แวร์ล่าสุด

พร้อมให้ดาวน์โหลด:
ทั้งหมด

ชื่อ

วันที่วางจำหน่าย

วันที่เปิดตัวผลิตภัณฑ์ครั้งแรก

การทำลวดลายวงจร

การทำลวดลายวงจร หมายถึงเทคโนโลยีเซมิคอนดักเตอร์ที่ใช้ในการผลิตวงจร และรายงานเป็นนาโนเมตร (nm) ซึ่งบ่งชี้ถึงขนาดของคุณสมบัติต่างๆ ที่มีอยู่ในเซมิคอนดักเตอร์

Logic Element (LE)

องค์ประกอบลอจิก (LE) เป็นหน่วยลอจิกที่เล็กที่สุดในสถาปัตยกรรม Intel® FPGA LE มีขนาดเล็กและให้คุณสมบัติขั้นสูงพร้อมกับการใช้งานลอจิกที่มีประสิทธิภาพ

อะแดปทีฟ ลอจิก โมดูล (ALM)

โมดูลลอจิกแบบปรับได้ (ALM) เป็นชุดส่วนประกอบลอจิกในอุปกรณ์เอฟพีจีเอของ Intel ที่รองรับ และผ่านการออกแบบมาเพื่อให้ได้ทั้งประสิทธิภาพและการใช้งานสูงสุด ALM แต่ละโมดูลมีโหมดการทำงานที่แตกต่างกัน และสามารถใช้ฟังก์ชั่นลอจิกเชิงลำดับและการจัดที่แตกต่างกันได้อย่างหลากหลาย

รีจีสเตอร์ อะแดปทีฟ ลอจิก โมดูล (ALM)

รีจิสเตอร์ ALM เป็นรีจิสเตอร์บิต (ฟลิปฟลอป) ที่อยู่ใน ALM และนำไปใช้กับการปรับใช้ลอจิกเชิงลำดับ

เฟสล็อกลูปเนื้อผ้าและ I/O (PLL)

Fabric และ IO PLL มีการใช้เพื่อช่วยให้การออกแบบและการปรับใช้เครือข่ายนาฬิกาในโครงสร้างเอฟพีจีเอของ Intel รวมไปถึงเครือข่ายนาฬิกาที่เชื่อมโยงกับเซลล์ I/O ในอุปกรณ์นั้น

หน่วยความจำแบบฝังสูงสุด

ความจุรวมของบล็อกหน่วยความจำแบบฝังทั้งหมดในโครงสร้างที่ตั้งโปรแกรมได้ของอุปกรณ์เอฟพีจีเอของ Intel

การประมวลผลสัญญาณดิจิทัล (DSP)

บล็อคการประมวลผลสัญญาณดิจิทัล (DSP) เป็นชุดส่วนประกอบทางคณิตศาสตร์ในอุปกรณ์เอฟพีจีเอของ Intel ที่รองรับ และมีตัวคูณกับตัวสะสมประสิทธิภาพสูงสำหรับปรับใช้ฟังก์ชั่นการประมวลผลสัญญาณดิจิทัลที่หลากหลาย

รูปแบบการประมวลผลสัญญาณดิจิทัล (DSP)

บล็อค DSP รูปแบบที่แตกต่างกันไป เช่น จุดลอยตัวแบบฮาร์ดแวร์ จุดตรึงแบบแบบฮาร์ดแวร์ คูณและสะสม และคูณเท่านั้น

คอนโทรลเลอร์หน่วยความจำแบบแข็ง

ใช้คอนโทรลเลอร์หน่วยความจำถาวรเพื่อให้ได้ระบบหน่วยความจำภายนอกประสิทธิภาพสูงที่มาพร้อมกับเอฟพีจีเอของ Intel คอนโทรลเลอร์หน่วยความจำถาวรช่วยประหยัดพลังงานและทรัพยากรของเอฟพีจีเอเมื่อเปรียบเทียบกับคอนโทรลเลอร์หน่วยความจำชั่วคราวที่เทียบเท่า และรองรับการทำงานในความถี่ที่สูงกว่า

อินเทอร์เฟซหน่วยความจำภายนอก (EMIF)

โปรโตคอลของอินเทอร์เฟซหน่วยความจำภายนอกที่อุปกรณ์เอฟพีจีเอของ Intel รองรับ

จำนวน I/O ผู้ใช้สูงสุด

จำนวนพิน I/O เพื่อการใช้งานทั่วไปสูงสุดในอุปกรณ์เอฟพีจีเอของ Intel ในแพ็คเกจที่ใหญ่ที่สุดที่มีอยู่
† ตัวเลขจริงอาจน้อยกว่า ทั้งนี้ขึ้นอยู่กับแพ็คเกจ

การรองรับมาตรฐาน I/O

มาตรฐานอินเทอร์เฟซ I/O เพื่อการใช้งานทั่วไปที่อุปกรณ์เอฟพีจีเอของ Intel รองรับ

คู่ LVDS สูงสุด

จำนวนคู่ LVDS สูงสุดที่ทำการกำหนดค่าได้ในอุปกรณ์เอฟพีจีเอของ Intel ในแพ็คเกจที่ใหญ่ที่สุดที่มีอยู่ ดูจำนวนคู่ LVDS ของ RX และ TX จริงตามประเภทแพ็คเกจได้ในเอกสารข้อมูลของอุปกรณ์

ตัวเลือกของแพ็คเกจ

อุปกรณ์เอฟพีจีเอของ Intel มีให้เลือกขนาดแพ็คเกจที่แตกต่างกัน รวมไปถึงจำนวน IO และตัวรับส่งสัญญาณที่แตกต่างกัน เพื่อให้ตรงกับความต้องการด้านระบบของลูกค้า