การปรับใช้การออกแบบ DSP ประสิทธิภาพสูง

DSP Builder เวอร์ชันใหม่ล่าสุดประกอบด้วยความสามารถในการ blockset ขั้นสูงที่ให้การสังเคราะห์ Simulink ที่ขับเคลื่อนด้วยเวลา เทคโนโลยีนี้สามารถให้คุณนำการออกแบบประสิทธิภาพสูงนี้ต่อยอดประยุกต์ใช้ ดำเนินการทำงานเอฟพีจีเอได้เกือบถึงขีดจำกัดได้ในไม่กี่นาที เมื่อเทียบกับหลากหลายชั่วโมง หรือเป็นวันที่ต้องเสียไปกับการออฟติไมซ์โค้ด HDL ด้วยตนเอง

ด้วย Blockset ขั้นสูงของ DSP Builder การดำเนินการประมวลผลสัญญาณดิจิตอลที่มีความซับซ้อน (DSP) ประสิทธิภาพสูง

  1. ตั้งค่าการจำกัดระดับของระบบที่จำเป็น—ในกรณีนี้อัตราความเร็วนาฬิกาสำหรับ 6 ช่อง ตัวกรอง 128-tap FIR จะกำหนดอยู่ที่ 403 MHz ภายใน Simulink
  2. เลือกตระกูลเอฟพีจีเอเป้าหมาย—เนื่องจากตระกูลของอุปกรณ์ต่างๆ อาจมีสถาปัตยกรรมบล็อก DSP ที่ต่างกัน ซึ่งสามารถค้นพบข้อมูลนี้โดยเครื่องมือการสังเคราะห์
  3. คลิก RUN

รูปที่ 1 สร้างตัวกรองประสิทธิภาพสูงได้ด้วยเพียงสามขั้นตอน

Blockset ขั้นสูงของ DSP Builder สังเคราะห์ห่วงโซ่สัญญาณจตามแบบ Simulink โดยคำนึงถึงข้อจำกัดการกำหนดเวลาของระดับระบบที่กำหนด ซึ่งในกรณีนี้จะอยู่ที่ 403.2 MHz ใช้ต้นแบบการกำหนดเวลาภายในตัวของเอฟพีจีเอแต่ละแบบ และประสิทธิภาพของบล็อก IP เครื่องมือนี้จะเพิ่มรีจิสเตอร์ของไปป์ไลน์ และควบคุมลอจิกตามที่จำเป็นเพื่อถึงตามอัตราความเร็วนาฬิกาที่ตั้งค่า

ผลลัพธ์ (ตามที่แสดงในรูปภาพที่ 2) คือตัวกรอง 6 ช่อง FIR พร้อมประสิทธิภาพระบบรวมที่ 408 MHz โดยไม่มีการดำเนินการโค้ด HDL

รูปที่ 2: การกำหนดเวลาโดยอัตโนมัติของโค้ด hdl ที่ผ่านการออปติไมซ์

คุณสมบัติใหม่นี้มีความสำคัญต่อการออกแบบพาธข้อมูลประมวลผลสัญญาณแบบหลายช่องในแอปพลิเคชัน เช่นการประมวลผล RF ของ multi-carrier, multi-antenna ในแอปพลิเคชันไร้สาย

โดยเพิ่มขั้นตอนและรีจิสเตอร์ของไปป์ไลน์โดยอัตโนมัติ และปรับใช้การมัลติเพล็กซ์แบบแบ่งเวลาเพื่อสร้างการออกแบบที่มีประสิทธิภาพสูงสำหรับการทำงานต่างๆ เช่น อัพคอนเวอร์เตอร์ดิจิตอล (DUC), ดาวน์คอนเวอร์เตอร์ดิจิตอล (DDC), การลดเครซแฟคเตอร์ (CFR) และความผิดเพี้ยนทางดิจิตอล (DPD) DSP Builder เวอร์ชัน 12.0 ประกอบด้วยตัวอย่างการออกแบบสำหรับ WiMAX ของ multi-antenna และ multi-carrier และการออกแบบ WCDMA DUC และ DDC