แอสเซท อินเตอร์เทค ISP สนับสนุน
กลุ่มผลิตภัณฑ์® ASSET ScanWorks ช่วยให้นักออกแบบสามารถทดสอบเซมิคอนดักเตอร์แผงวงจรหรือระบบทั้งหมดได้อย่างรวดเร็วและง่ายดายในระหว่างการออกแบบผลิตภัณฑ์การผลิตและการบํารุงรักษาในสนาม ตระกูลผลิตภัณฑ์ ScanWorks ทํางานร่วมกับข้อกําหนดการทดสอบการสแกนขอบเขต IEEE Standard 1149.1 (JTAG)
เครื่องมือการเขียนโปรแกรมในระบบ (ISP) ASSET ScanWorks รองรับอุปกรณ์ Intel® FPGA ทั้งหมดที่สามารถตั้งโปรแกรมในระบบด้วยภาษาทดสอบมาตรฐานและการเขียนโปรแกรม Jam (STAPL), รูปแบบเวกเตอร์อนุกรม (SVF) หรือมาตรฐาน IEEE 1532 สําหรับการกําหนดค่าในระบบ ไฟล์การเขียนโปรแกรมสําหรับอุปกรณ์ที่รองรับถูกสร้างขึ้นโดย Intel FPGA MAX + PLUS® II หรือซอฟต์แวร์ Quartus® II
เยี่ยมชม ASSET InterTech, Inc. ที่ http://www.asset-intertech.com เพื่อเรียนรู้เพิ่มเติมเกี่ยวกับระบบการวินิจฉัยและทดสอบการสแกนขอบเขตที่ใช้ในการเขียนโปรแกรมภายในระบบของอุปกรณ์ตรรกะที่ตั้งโปรแกรมได้ (PLDs)
สําหรับข้อมูลเพิ่มเติม โปรดติดต่อ ASSET InterTech, Inc. โดยตรงที่:
โทรศัพท์: (888) 694-6250
โทรสาร: (972) 437-2826
อีเมล์: sales@asset-intertech.com
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้