คําสั่งพาธตัววิเคราะห์การจับเวลา

author-image

โดย

ตามค่าเริ่มต้น ตัววิเคราะห์เวลาจะใช้การวิเคราะห์แบบวงจรเดียว เมื่อวิเคราะห์พาธ จะมีการกําหนดเวลาเปิดใช้งานการตั้งค่าและเวลาแลตช์ Edge โดยการค้นหาขอบที่ใช้งานได้ใกล้เคียงที่สุดสองด้านในรูปคลื่นที่เกี่ยวข้อง สําหรับการวิเคราะห์การระงับ ตัววิเคราะห์เวลาจะวิเคราะห์เส้นทางเทียบกับเงื่อนไขการกําหนดเวลาสองเงื่อนไขสําหรับความสัมพันธ์การตั้งค่าที่เป็นไปได้ทุกข้อ (ไม่ใช่เฉพาะกรณีที่แย่ที่สุด) ดังนั้น เวลาในการเปิดและสลักจึงอาจไม่เกี่ยวข้องกับการเปิดตัวการตั้งค่าและ latch Edge อย่างสมบูรณ์

ข้อจํากัดหลายรอบจะผ่อนคลายการตั้งค่าหรือรักษาความสัมพันธ์ตามจํานวนรอบสัญญาณนาฬิกาที่ระบุโดยอิงตามแหล่งที่มา (เริ่มต้น) หรือนาฬิกาปลายทาง (ปลายทาง) ข้อจํากัดของ 2 รอบสิ้นสุดจะขยาย latch edge การตั้งค่ากรณีที่แย่ที่สุดด้วยระยะเวลานาฬิกาปลายทางหนึ่งรอบ

ระงับข้อจํากัดแบบหลายรอบจะขึ้นอยู่กับตําแหน่งการระงับเริ่มต้น (ค่าเริ่มต้นคือ 0) สิ้นสุดการระงับข้อจํากัดของ 1 วงจรอย่างมีประสิทธิภาพลบระยะเวลานาฬิกาปลายทางหนึ่งช่วงออกจาก latch Edge เริ่มต้น คุณสามารถใช้คําสั่ง set_multicycle_path เพื่อระบุข้อจํากัดหลายวงจรในการออกแบบ รายการต่อไปนี้แสดงคําสั่ง set_multicycle_path รวมถึงตัวเลือกที่มีอยู่:

set_multicycle_path
     [-setup | -hold]
     [-start | -end]
     [-from <from list>]
     [-to <to list>]
     [-thru <thru list>]
     <ตัวคูณแบบพาธ>

ตารางที่ 1 อธิบายถึงตัวเลือกสําหรับคําสั่งset_multicycle_path

เมื่อออบเจ็กต์เป็นโหนดจับเวลา ข้อจํากัดของหลายวงจรจะมีผลกับพาธระหว่างโหนดทั้งสองเท่านั้น เมื่อออบเจ็กต์เป็นสัญญาณนาฬิกา ข้อจํากัดของหลายวงจรจะมีผลกับพาธทั้งหมดที่มีโหนดต้นทาง (สําหรับ - จาก) หรือโหนดปลายทาง (สําหรับ -to) ถูกตอกบัตรเข้าด้วยนาฬิกา

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้