คุณสามารถใช้คําสั่ง create_clock เพื่อสร้างนาฬิกาที่เครื่องบันทึกข้อมูล พอร์ต หรือพินใดก็ได้ คุณสามารถสร้างนาฬิกาแต่ละนาฬิกาด้วยคุณสมบัติเฉพาะ รายการต่อไปนี้แสดงคําสั่ง create_clock และตัวเลือกที่มีอยู่:
create_clock
-period <ค่าperiod>
[-name <clock name>]
[-waveform <edge list>]
[-add]
วัตถุแหล่งข้อมูล<>
ตารางที่ 1 อธิบายถึงตัวเลือกสําหรับคําสั่งcreate_clock
ตารางที่ 1 คําอธิบายตัวเลือกสําหรับคําสั่ง create_clock
อ็อพ ชัน |
คำ อธิบาย |
|---|---|
-ช่วงระยะเวลา<ค่าที่ปรับ> |
ระบุระยะเวลานาฬิกา คุณยังสามารถระบุความถี่เป็น -period <number>MHz (1) |
-ชื่อ <ชื่อคล็อก> |
ชื่อของนาฬิกาเฉพาะ เช่น sysclock หากคุณไม่ระบุชื่อนาฬิกา ชื่อนาฬิกาจะเหมือนกับโหนดที่มีการกําหนดนาฬิกาให้ |
-รายการรูปคลื่น <edge> |
ระบุขอบนาฬิกาที่เพิ่มขึ้นและลดลง รายการ Edge จะสลับระหว่าง Edge ที่เพิ่มขึ้นและ Edge ที่ลดลง ตัวอย่างเช่น ระยะเวลา 10 ns ที่ขอบเพิ่มขึ้นครั้งแรกเกิดขึ้นที่ 0 ns และ Edge ที่ลดลงครั้งแรกจะเกิดขึ้นที่ 5 ns จะถูกเขียนเป็นรูปคลื่น {0 5} ความแตกต่างต้องอยู่ภายในหน่วยระยะเวลาเดียว และ Edge ที่เพิ่มขึ้นต้องอยู่ก่อน Edge ลดลง รายการ edge เริ่มต้นคือ {0 <period>/2} หรือรอบหน้าที่ 50 เปอร์เซ็นต์ |
-เพิ่ม |
อนุญาตให้คุณระบุมากกว่าหนึ่งนาฬิกาไปยังพอร์ตหรือพินเดียวกัน |
วัตถุแหล่งข้อมูล<> |
ระบุพอร์ตหรือพินที่การมอบหมายมีผล หากไม่ได้ระบุออบเจ็กต์ต้นทาง นาฬิกาจะเป็นนาฬิกาเสมือน |
หมาย เหตุ:
- หน่วยเวลาเริ่มต้นในตัววิเคราะห์เวลาคือนาโนวินาที (ns)
นาฬิกาที่กําหนดด้วยคําสั่ง create_clock จะมีค่าความหน่วงแฝงตามแหล่งข้อมูลเริ่มต้นเป็นศูนย์ ตัววิเคราะห์เวลาจะคํานวณความหน่วงแฝงของเครือข่ายของนาฬิกาสําหรับนาฬิกาเสมือนโดยอัตโนมัติ
การสร้างนาฬิกา 100MHz
ตัวอย่างนี้แสดงวิธีสร้างนาฬิกา 10 ns ด้วยรอบหน้าที่ 50 เปอร์เซ็นต์ โดยที่ขอบเพิ่มขึ้นครั้งแรกเกิดขึ้นที่ 0 ns นําไปใช้กับ Clk พอร์ต
create_clock -ช่วง 10 -รูปคลื่น { 0 5 } clk
เปลี่ยนนาฬิกา 100MHz ด้วยการสร้างนาฬิกา 90 องศา
ตัวอย่างนี้แสดงวิธีสร้างนาฬิกา 10 ns ด้วยรอบหน้าที่ 50 เปอร์เซ็นต์ที่เปลี่ยนเป็นเฟส 90 องศานําไปใช้กับclk_sysพอร์ต
create_clock -ช่วง 10 -รูปคลื่น { 2.5 7.5 } clk_sys