Hard Processor System (HPS) ในอุปกรณ์ Intel SoC มีอินเทอร์เฟซ HPS-to-FPGA AXI* Bridge (h2f) สําหรับการสื่อสารกับหน่วยความจําและอุปกรณ์ต่อพ่วงในคอร์ FPGA ตัวอย่างนี้จะสร้างอินสแตนซ์ HPS พร้อมกับส่วนประกอบ หน่วยความจําบนชิป AXI ใน Platform Designer (เดิมชื่อ Qsys) และสาธิตวิธีการจําลองการออกแบบ ระบบ testbench ใช้ Mentor Graphics* Master Bus Functional Model (BFM) เพื่อจําลองอินเทอร์เฟซ HPS AXI Bridge ซึ่งสื่อสารกับตรรกะคอร์ FPGA
การใช้ตัวอย่างการออกแบบนี้
ดาวน์โหลดไฟล์ HPS_h2f_axi_sim.zip และดึงข้อมูล ตัวอย่างการออกแบบนี้ต้องใช้ซอฟต์แวร์ Intel® Quartus® Prime v13.1 หรือใหม่กว่า
ไฟล์ ZIP ประกอบด้วยไดเรกทอรี IP และไดเรกทอรีการจําลองต่อไปนี้เพื่อเรียกใช้การจําลองและดูผลลัพธ์:
- ระบบ Qsys ระดับสูงสุดที่เรียกว่า HPS_h2f_axi_sim.qsys
- ไฟล์หน่วยความจํา AXI Slave ใน ไดเรกทอรี IP/ ไดเรกทอรี
- ไฟล์การจําลองภายใต้ไดเรกทอรี HPS_h2f_axi_simulation_example/ ดังต่อไปนี้:
- testbench/mentor/ - ประกอบด้วยไฟล์การตั้งค่าสําหรับการรันการจําลองโดยใช้ ModelSim* ไฟล์สคริปต์หลักคือ run_sim.tcl
- testbench/HPS_h2f_axi_sim_tb/การจําลอง/ - มีโปรแกรมทดสอบและการทดสอบระดับสูงสุด ไฟล์ testbench ระดับสูงสุดคือ HPS_h2f_axi_sim_tb.v และโปรแกรมทดสอบคือ master_test_program.sv
- testbench/HPS_h2f_axi_sim_tb/simulation/submodules/ - ไดเรกทอรีย่อยมีไฟล์ Verilog ที่จําเป็นในการคอมไพล์การออกแบบ
Testbench ระดับบนสุดสร้างอินสแตนซ์ของโมเดลการจําลอง HPS แหล่งสัญญาณนาฬิกา แหล่งการรีเซ็ต และโปรแกรมทดสอบหลัก โปรแกรมทดสอบส่งคําสั่งจากรุ่น HPS BFM โดยใช้อินเทอร์เฟซ h2f AXI Bridge ไปยังหน่วยความจํา AXI Slave โปรแกรมทดสอบทําการทดสอบโดยตรงเพื่อเริ่มการเขียนสี่รายการตามด้วยการอ่านสี่รายการตามด้วยการส่งข้อมูลแบบเขียนสองชุดและการส่งข้อมูลการอ่านสองชุด ในที่สุด โปรแกรมทดสอบจะตรวจสอบว่าข้อมูลนั้นอ่านจากหน่วยความจํา AXI Slave ตรงกับข้อมูลที่เขียน
คุณสามารถใช้สคริปต์การจําลองที่ให้มาเพื่อรันการจําลองด้วย Mentor Graphics ModelSim-Intel® FPGA Edition ในการรันการจําลอง คุณต้องมีสิทธิ์การใช้งาน Mentor Graphics AXI Verification IP Suite ที่ติดตั้งไว้ ซึ่งรวมอยู่ในใบอนุญาต Intel® Quartus® Prime Standard และ Pro Edition ในการเปิดตัวซอฟต์แวร์ ModelSim-Intel FPGA Edition ให้ใช้คําสั่งที่แสดงด้านล่างพร้อมพาธ -mvchในแง่ของชี้ไปที่ไดเรกทอรีการติดตั้งที่ถูกต้อง:
vsim -mvchim $QUARTUS_ROOTDIR/ /ip/altera/mentor_vip_ae/common
เปิดตัวซอฟต์แวร์ ModelSim-Intel FPGA Edition จากไดเรกทอรีHPS_h2f_axi_simulation_example/testbench/mentor/ จากนั้นคุณสามารถรันการจําลองและดูรูปคลื่นได้โดยเรียกใช้สคริปต์run_sim.tcl
โปรแกรมทดสอบในmaster_test_program.svอิงตามตัวอย่างที่ระบุไว้ใน Mentor Graphics AXI Verification IP Suite (Intel FPGA Edition) ที่อธิบายไว้ในรายละเอียดเพิ่มเติมในบทที่ 6 ของMentor VIP Intel FPGA EDITion AMBA, AXI3 และ AXI4 User Guide (PDF)
คู่มือผู้ใช้ยังมาพร้อมตัวอย่างเกี่ยวกับต้นแบบย้อนกลับและ Slave BFM ในบทที่ 12 และคําแนะนําในการรันการจําลองโดยใช้ ModelSim-Intel FPGA, Questa และ VCS