ตัวอย่างนี้อธิบายถึงพารามิเตอร์ของพารามิเตอร์นาฬิกาเดี่ยวซิงโครนัส 16 บิต x 8 บิต RAM ที่มีที่อยู่อ่านและเขียนแยกต่างหากใน VHDL เครื่องมือสังเคราะห์ตรวจจับการออกแบบ RAM พอร์ตเดียวในโค้ด HDL และการเปลี่ยนแปลงการอนุมานหรือเมกะฟราม altdpram ขึ้นอยู่กับสถาปัตยกรรมอุปกรณ์เป้าหมาย
ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ตารางที่ 1 รายการพอร์ต RAM ซิงโครนัสซิงโครนัสเดี่ยว
| คําอธิบาย | ประเภท | ชื่อพอร์ต |
|---|---|---|
| ข้อมูล | อินพุต | อินพุตข้อมูล 8 บิตไปยัง RAM |
| นาฬิกา | อินพุต | นาฬิกา |
| read_address | อินพุต | อินพุตที่อยู่การอ่าน 4 บิต |
| write_address | อินพุต | อินพุตที่อยู่การเขียน 4 บิต |
| เรา | อินพุต | เขียนเปิดใช้งานอินพุต |
| Q | ผลลัพธ์ | เอาต์พุตข้อมูล 8 บิตของ RAM |