VHDL: Dual-Port ROM

author-image

By

ตัวอย่างนี้อธิบายถึงการออกแบบ ROM สองพอร์ต 256 บิต x 8 บิตที่มีสองพอร์ตแอดเดรสสําหรับการดําเนินการอ่านใน VHDL เครื่องมือสังเคราะห์สามารถตรวจจับการออกแบบ ROM ในโค้ด HDL และอนุมานการเปลี่ยนแปลงหรือlpm_romเมกะฟังก์ชันโดยอัตโนมัติขึ้นอยู่กับสถาปัตยกรรมของอุปกรณ์เป้าหมาย

รูปภาพที่ 1 แผนผังระดับบนสุดของ Rom แบบพอร์ตคู่

ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:

การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®

ตารางที่ 1 รายการพอร์ต ROM แบบสองพอร์ต

คําอธิบายประเภทชื่อพอร์ต
addr_a[7:0] addr_b[7:0] อินพุต อินพุตแอดเดรสการอ่าน 8 บิตสําหรับพอร์ต A และพอร์ต B
CLK อินพุต อินพุตสัญญาณนาฬิกา
q_a[7:0] q_b[7:0] ผลลัพธ์ เอาต์พุตข้อมูล 8 บิตสําหรับพอร์ต A และพอร์ต B

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้