ตัวอย่างนี้อธิบายถึงการออกแบบ RAM ซิงโครนัสของนาฬิกาคู่รุ่น 64 บิต x 8 บิต พร้อมด้วยที่อยู่สําหรับอ่านและเขียนแยกต่างหากใน VHDL เครื่องมือสังเคราะห์สามารถตรวจจับการออกแบบ RAM ในโค้ด HDL และอนุมานการเปลี่ยนแปลงหรือเมกะฟรามโดยอัตโนมัติขึ้นอยู่กับสถาปัตยกรรมของอุปกรณ์เป้าหมาย
ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ตารางที่ 1 รายการพอร์ต RAM สองนาฬิกาซิงโครนัส
ชื่อพอร์ต |
ชนิด |
คำ อธิบาย |
|---|---|---|
ข้อมูล[7:0] |
อินพุต |
อินพุตข้อมูล 8 บิต |
raddr[5:0] |
อินพุต |
อินพุตที่อยู่การอ่าน 6 บิต |
waddr[5:0] |
อินพุต |
อินพุตที่อยู่การเขียน 6 บิต |
เรา |
อินพุต |
เปิดใช้งานการเขียน |
rclk |
อินพุต |
อ่านนาฬิกา |
wclk |
อินพุต |
เขียนนาฬิกา |
q[7:0] |
ผลลัพธ์ |
เอาต์พุตข้อมูล 8 บิต |