Verilog HDL: ตัวคูณที่ไม่มีการรับรอง

author-image

โดย

ตัวอย่างนี้อธิบายถึงการออกแบบตัวคูณที่ไม่มีลายเซ็น 8 บิตใน Verilog HDL เครื่องมือสังเคราะห์จะตรวจจับตัวคูณในโค้ด HDL และฟังก์ชันlpm_multการอนุมาน

รูปภาพที่ 1 แผนผังระดับบนสุดตัวคูณที่ไม่มีการรับรอง

ตารางที่ 1 การแสดงรายการพอร์ตตัวคูณที่ไม่มีการรับรอง

ชื่อพอร์ต

ชนิด

คำ อธิบาย

a[7:0], b[7:0]

อินพุต

อินพุตข้อมูล 8 บิตไปยังหน่วยตัวคูณ

ขาออก[15:0]

ผลลัพธ์

เอาต์พุตตัวคูณ 16 บิต
ดูทั้งหมด แสดงน้อยลง

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้