Verilog HDL: RAM พอร์ตเดียว

author-image

โดย

ตัวอย่างนี้อธิบายถึงการออกแบบ RAM แบบพอร์ตเดียวแบบ 64 บิต x 8 บิตที่มีที่อยู่สําหรับอ่านและเขียนทั่วไปใน Verilog HDL เครื่องมือสังเคราะห์สามารถตรวจจับการออกแบบ RAM พอร์ตเดียวในโค้ด HDL และอนุมานโดยอัตโนมัติทั้งการดัดแปลงหรือเมกะฟราม altdpram ขึ้นอยู่กับสถาปัตยกรรมของอุปกรณ์เป้าหมาย

รูปภาพที่ 1 แผนผังระดับบนของ RAM แบบพอร์ตเดียว

ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้