Verilog HDL: ตัวนับสีเทา

author-image

โดย

ตัวอย่างนี้อธิบายถึงการออกแบบตัวนับรหัสสีเทา 8 บิตใน Verilog HDL เอาต์พุตรหัสสีเทามีความแตกต่างเพียงบิตเดียวสําหรับทุกค่าที่ตามมาทั้งสองค่า

รูปภาพที่ 1 แผนผังระดับบนเคาน์เตอร์สีเทา

ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:

ตารางที่ 1 รายการพอร์ตเคาน์เตอร์สีเทา

คําอธิบายประเภทชื่อพอร์ต
CLK อินพุต อินพุตสัญญาณนาฬิกา
เปิด อินพุต เปิดใช้งานอินพุต
รี เซ็ต อินพุต รีเซ็ตการป้อนข้อมูล
gray_count[7:0] ผลลัพธ์ เอาต์พุตข้อมูล 8 บิต
ดูทั้งหมด แสดงน้อยลง

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้