ตัวอย่างนี้อธิบายถึงการลงทะเบียนการเปลี่ยนแปลงแบบยาว 8 บิตแบบ 64 บิตพร้อมการแตะที่เว้นระยะห่างเท่ากันใน Verilog HDL เครื่องมือสังเคราะห์จะตรวจจับกลุ่มการลงทะเบียนกะและ อนุมานaltshift_taps เมกะที่ทํางานได้ขึ้นอยู่กับสถาปัตยกรรมอุปกรณ์เป้าหมาย
ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ตารางที่ 1 แสดงรายการพอร์ตและให้คําอธิบายสําหรับแต่ละพอร์ต
ตารางที่ 1 แสดงรายการพอร์ตลงทะเบียน 8x64 Shift
ชื่อพอร์ต |
ชนิด |
คำ อธิบาย |
---|---|---|
CLK |
อินพุต |
นาฬิกา |
Shift |
อินพุต |
เลื่อนเปิดใช้งานอินพุต |
sr_in[7:0] |
อินพุต |
อินพุตการลงทะเบียนชิฟท์ 8 บิต |
sr_tap_one[7:0] |
ผลลัพธ์ |
เอาต์พุต 8 บิตของการแตะครั้งแรก |
sr_tap_two[7:0] |
ผลลัพธ์ |
เอาต์พุต 8 บิตของการแตะครั้งที่สอง |
sr_tap_three[7:0] |
ผลลัพธ์ |
เอาต์พุต 8 บิตของการแตะที่สาม |
sr_out[7:0] |
ผลลัพธ์ |
เอาต์พุตการลงทะเบียนชิฟต์ 8 บิต |