ตัวอย่างนี้อธิบายถึงการลงทะเบียนการเปลี่ยนแปลงแบบยาว 64 บิตบิตเดียวใน Verilog HDL เครื่องมือสังเคราะห์จะตรวจจับกลุ่มการลงทะเบียนกะและอนุมานaltshift_tapsเมกะที่ทํางานได้ขึ้นอยู่กับสถาปัตยกรรมอุปกรณ์เป้าหมาย
ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ตารางที่ 1 แสดงรายการพอร์ตและให้คําอธิบายสําหรับแต่ละพอร์ต
ตารางที่ 1 แสดงรายการพอร์ตลงทะเบียน 1x64 Shift
| คําอธิบาย | ประเภท | ชื่อพอร์ต |
|---|---|---|
| CLK | อินพุต | นาฬิกา |
| Shift | อินพุต | เลื่อนเปิดใช้งานอินพุต |
| sr_in | อินพุต | อินพุตการลงทะเบียนกะ |
| sr_out | ผลลัพธ์ | อินพุตการลงทะเบียนกะ |