FPGAs ® Intel ให้ทรัพยากรหน่วยความจํา SRAM ภายในชิปมากมาย แต่ความต้องการของแบนด์วิดท์ของระบบมักจําเป็นต้องใช้อุปกรณ์หน่วยความจํานอกชิปขนาดใหญ่ที่รวดเร็ว โซลูชันทรัพย์สินทางปัญญา (IP) ของตัวควบคุมหน่วยความจําจาก Intel และพันธมิตรของเรารวมถึงแกนที่อนุญาตการออกแบบอ้างอิงและตัวอย่างการออกแบบ ทั้งหมดเป็นบล็อกการออกแบบแบบดรอปอินที่ผ่านการทดสอบด้วยฮาร์ดแวร์ซึ่งทําให้อินเทอร์เฟซภายในเครื่องกับอุปกรณ์หน่วยความจําที่ซับซ้อนง่ายขึ้นอย่างมาก
ไปที่ส่วน หน่วยความจําภายนอก ของเราเพื่อเรียนรู้เพิ่มเติมเกี่ยวกับการเชื่อมต่อกับหน่วยความจําภายนอก
การออกแบบที่กําหนดเป้าหมายสําหรับตระกูลอุปกรณ์ FPGA ® MAX® 10 และชุดพัฒนามีอยู่ใน ร้านออกแบบใหม่
ตัวอย่างการออกแบบ |
อุปกรณ์ที่กําหนดเป้าหมาย |
รองรับชุดพัฒนา |
เป็นไปตามข้อกําหนดของ Qsys |
รุ่นควอตัส II |
|---|---|---|---|---|
สูงสุด II |
- |
- |
10.0 |
|
สูงสุด II |
- |
- |
- |
|
อินเทอร์เฟซหน่วยความจําแฟลช NAND พร้อม CPLDS MAX II: AN 500 (PDF) |
สูงสุด II |
- |
- |
- |
การใช้ตัวโหลดแฟลชแบบขนานกับซอฟต์แวร์ Quartus II: AN 386 (PDF) |
สูงสุด II |
- |
- |
10.0 |
สูงสุด II |
- |
- |
- |