ตัวอย่างการออกแบบนี้แสดงวิธีการใช้ Vectored Interrupt Controller (VIC) กับโปรเซสเซอร์ Nios® II ในการออกแบบระบบ VIC มอบทางเลือกด้านประสิทธิภาพที่สูงกว่าคอนโทรลเลอร์การขัดจังหวะภายใน (IIC) ตามค่าเริ่มต้นของโปรเซสเซอร์ Nios II
การออกแบบฮาร์ดแวร์แสดงวิธีเชื่อมต่อ VIC กับโปรเซสเซอร์ Nios II ตัวอย่างซอฟต์แวร์แสดงวิธีใช้ Hardware Abstraction Layer (HAL) ที่เสริมประสิทธิภาพให้ Interrupt Application Programming Interface (API) เพื่อลงทะเบียนตัวจัดการการขัดจังหวะสําหรับระบบที่ใช้ส่วนประกอบ VIC VIC สามารถเป็นห่วงโซ่แบบ Daisy ได้ เช่นกัน หากจําเป็นต้องมี VIC มากกว่าหนึ่งตัวในระบบ
ข้อมูลจําเพาะการออกแบบฮาร์ดแวร์
การออกแบบฮาร์ดแวร์ที่ใช้ในตัวอย่างนี้ระบุเป้าหมายชุดพัฒนา Cyclone® V SoC อุปกรณ์ต่อพ่วงที่สําคัญในการออกแบบนี้รวมถึง:
- คอร์ CPU Nios II/f
- VIC
- RAM บนชิปขนาด 16 KB
- ตัวจับเวลาตามระยะเวลาที่กําหนด
- ตัวนับประสิทธิภาพ
- ตัวจับเวลาของระบบ
- JTAG UART
การใช้ตัวอย่างการออกแบบนี้
สําหรับข้อมูลเกี่ยวกับวิธีเรียกใช้งานตัวอย่างการออกแบบ โปรดดูVectored Interrupt Controller Core
ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้: vic_collateral_cv.zip
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®