ตัวอย่างการออกแบบระบบNios IIจัดทําโปรไฟล์แสดงวิธีการต่างๆ ในการวัดประสิทธิภาพของระบบNios IIโดยใช้ GNU Profiler ส่วนประกอบตัวจับเวลาแบบตั้งเวลาประทับเวลาและส่วนประกอบตัวนับประสิทธิภาพ ตัวสร้างโปรไฟล์ GNU สามารถใช้เพื่อระบุส่วนต่างๆ ของโค้ดที่ใช้เวลาโปรเซสเซอร์มากที่สุด ตัวจับเวลาแบบจับเวลาและส่วนประกอบตัวนับประสิทธิภาพสามารถใช้เพื่อวิเคราะห์ปัญหาคอขวดที่ใช้งานได้ในระบบ
การออกแบบนี้มีให้สําหรับชุดพัฒนา Intel® ต่อไปนี้:
- ชุดการประเมินแบบเอ็มเบ็ดเด็ด Nios II, Cyclone® III Edition
- ชุดพัฒนาระบบเอ็มเบ็ดเด็ด, Cyclone III Edition
- ชุดพัฒนา Stratix®FPGA FPGA IV IV
การใช้ตัวอย่างการออกแบบนี้
ในการเรียกใช้ตัวอย่างนี้ ให้ดาวน์โหลดตัวอย่างการออกแบบมาตรฐาน Nios II Ethernetและprofiler_software_examples.zip ถัดไป ให้ทําตามคําแนะนําในรวบรวมระบบNios II
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของ ข้อตกลงสิทธิ์การใช้งานการออกแบบที่อ้างอิงฮาร์ดแวร์ Intel® FPGA