ตัวอย่างการออกแบบนี้เน้นประสิทธิภาพของ Dhrystone หลายล้านคําสั่งต่อวินาที (MIPS) ของโปรเซสเซอร์ Nios II ซึ่งรวมถึงการออกแบบฮาร์ดแวร์ที่รวดเร็วและแอปพลิเคชันซอฟต์แวร์การวัดประสิทธิภาพ Dhrystone ระบบมี Dhrystone MIPS มากกว่า 200 ตัวในคอร์ Nios II/f ที่ทํางานบนFPGA II Stratix® คุณสามารถใช้การออกแบบนี้กับชุดพัฒนาNios II Stratix II Edition และชุดพัฒนาFPGA Cyclone® III
การใช้ตัวอย่างการออกแบบนี้
ดาวน์โหลดตัวอย่างนี้ ดูรายละเอียดเพิ่มเติมได้ที่ไฟล์ readme.txt
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ข้อมูลจําเพาะการออกแบบ
- การสนับสนุนบอร์ด: ชุดพัฒนาNios II, Stratix II Edition, และชุดพัฒนาFPGA Cyclone III
- คอร์Nios II: Nios II /f, 4 Kbytes i-cache, d-cache 2 Kbytes
- โมดูลดีบัก JTAG: ใช่
- RAM บนชิป: 64 Kbytes
- JTAG UART: 1
- ตัวจับเวลา: 1