ตัวอย่างนี้สาธิตการใช้ Open Computing Language (OpenCL™) ของการออกแบบแชนเนลเลอร์บน Intel® FPGAs Channelizer รวมธนาคารตัวกรองโพลีเฟส (PFB) เข้ากับ Fourier Transform (FFT) ที่รวดเร็วเพื่อลดผลกระทบของการรั่วของคลื่นความถี่ที่เกิดขึ้น
เคอร์เนลคอร์ของการวัดประสิทธิภาพนี้ (fft1d, Filter, Reorder) ออกแบบมาเพื่อทํางานในรูปแบบการสตรีม โดยใช้ส่วนขยายช่องสัญญาณของ Intel กับมาตรฐาน OpenCL Channelizer ยอมรับตัวอย่างจริงแปดตัวอย่างที่สตรีมลงในขั้นตอน PFB และสร้างถัง FFT ที่ซับซ้อนแปดช่องต่อรอบสัญญาณนาฬิกา
ประสิทธิภาพของ Channelizer
คุณสมบัติ
- รูปแบบการออกแบบหน้าต่างแบบเลื่อน
- เคอร์เนลรายการงานเดี่ยว
- ช่องสัญญาณ Kernel-to-kernel
ดาวน์โหลด
ตัวอย่างการออกแบบให้ซอร์สโค้ดสําหรับอุปกรณ์ OpenCL (.cl) และแอปพลิเคชันโฮสต์ สําหรับการคอมไพล์แอปพลิเคชันโฮสต์ แพ็คเกจ Linux* ประกอบด้วย Makefile และแพคเกจ Windows* ประกอบด้วยโครงการ Microsoft* Visual Studio 2010
การดาวน์โหลดต่อไปนี้มีให้สําหรับตัวอย่างนี้:
- แพคเกจ v17.1 x64 Linux (.tar.gz)
- แพคเกจ Windows v17.1 x64 (.zip)
- การออกแบบช่องทางFPGAใน OpenCL (.pdf)
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานการออกแบบที่อ้างอิงฮาร์ดแวร์
ข้อกําหนดซอฟต์แวร์และฮาร์ดแวร์
ตัวอย่างการออกแบบนี้ต้องใช้เครื่องมือต่อไปนี้:
- Intel FPGAซอฟต์แวร์ v17.1 หรือใหม่กว่า
- Intel FPGA SDK สําหรับ OpenCL™ v17.1 หรือใหม่กว่า
- บน Linux: GNU Make and gcc
- บน Windows: Microsoft Visual Studio 2010
หากต้องการดาวน์โหลดเครื่องมือการออกแบบของ Intel® ให้ไปที่ หน้า ดาวน์โหลด OpenCL ข้อกําหนดสําหรับระบบปฏิบัติการพื้นฐานนั้นเหมือนกับของ Intel FPGA SDK สําหรับ OpenCL
ตัวอย่างการออกแบบนี้ให้ไบนารีอุปกรณ์ OpenCL ที่คอมไพล์ไว้ล่วงหน้าสําหรับบอร์ด OpenCL ต่อไปนี้:
การแสดงผลภาพของเอาต์พุต Channelizer
โลโก้ OpenCL และ OpenCL เป็นเครื่องหมายการค้าของ Apple Inc. ซึ่งใช้งานโดยได้รับอนุญาตจาก Khronos
* ผลิตภัณฑ์อ้างอิงตามข้อมูลจําเพาะของ Khronos ที่เผยแพร่ และผ่านกระบวนการทดสอบความสอดคล้องของ Khronos สามารถดูสถานะความสอดคล้องในปัจจุบันได้ที่www.khronos.org/conformance