การเปรียบเทียบการกําหนดค่า
สําหรับการเปรียบเทียบแผนงานการตั้งค่าคอนฟิกต่างๆ ให้ดูที่ ตารางที่ 1
ตารางที่ 1. การเปรียบเทียบทั่วไปสําหรับโครงร่างการตั้งค่าคอนฟิกต่างๆ
โครงร่างการตั้งค่าคอนฟิกที่ใช้งานอยู่หรือแบบพาสซีฟ |
โครงร่างโครงแบบ |
การกําหนดค่าแบบอนุกรมหรือแบบขนาน |
หน่วยความจําภายนอกและ/หรืออุปกรณ์การกําหนดค่า1 |
ความกว้างของบัส DATA (เป็นบิต) |
เวลาการกําหนดค่าสัมพัทธ์2 |
---|---|---|---|---|---|
กระปรี้กระเปร่า |
เป็น |
อนุกรม |
1 |
ปานกลาง |
|
เป็น |
อนุกรม |
1,4 |
ปานกลาง |
||
เอพี |
ขนาน |
หน่วยความจําแฟลชแบบขนาน (CFI) ที่รองรับ |
16 |
ปานกลาง |
|
เฉื่อย |
พีเอส |
อนุกรม |
Intel® MAX® ซีรีย์ CPLD หรือโปรเซสเซอร์ที่มีหน่วยความจําแฟลช |
1 |
ช้า |
อนุกรม |
ดาวน์โหลดสายเคเบิล |
1 |
ช้า |
||
เอฟพีพี |
ขนาน |
CPLD ซีรีส์ Intel MAX หรือไมโครโปรเซสเซอร์พร้อมหน่วยความจําแฟลช |
8, 16, 32 |
เร็ว |
|
เจแท็ก |
อนุกรม |
CPLD ซีรีส์ Intel MAX หรือไมโครโปรเซสเซอร์พร้อมหน่วยความจําแฟลช |
1 |
ช้า |
|
อนุกรม |
ดาวน์โหลดสายเคเบิล |
1 |
ช้า |
หมาย เหตุ:
- อุปกรณ์ต่างๆ ที่ใช้รูปแบบการกําหนดค่าเดียวกันอาจสนับสนุนตัวควบคุมภายนอกและอุปกรณ์การกําหนดค่าอื่น โปรดดูบทการกําหนดค่าของอุปกรณ์ FPGA ® Intel ที่เกี่ยวข้องใน คู่มือการกําหนดค่า สําหรับข้อมูลเพิ่มเติม
- เวลาการตั้งค่าคอนฟิกจะแสดงเป็นการเปรียบเทียบสัมพัทธ์และทําหน้าที่เป็นแนวทางทั่วไปเท่านั้น เวลาการกําหนดค่าแตกต่างกันไปตามรูปแบบการกําหนดค่าที่แตกต่างกันและขึ้นอยู่กับขนาดไฟล์การกําหนดค่าความกว้างของข้อมูลการกําหนดค่าความถี่ของนาฬิกาขับรถและเวลาการเข้าถึงแฟลช
โครงร่างการตั้งค่าคอนฟิกที่ใช้งานอยู่และแบบพาสซีฟ
โดยทั่วไป แผนงานการตั้งค่าคอนฟิก FPGA ® Intel จะถูกจัดประเภทเป็นโครงร่างการตั้งค่าคอนฟิกที่ใช้งานอยู่หรือโครงร่างการตั้งค่าคอนฟิกแบบพาสซีฟ ในโครงร่างการกําหนดค่าที่ใช้งานอยู่อุปกรณ์จะควบคุมกระบวนการกําหนดค่าและรับข้อมูลการกําหนดค่าจากอุปกรณ์หน่วยความจําภายนอก อนุกรมที่ใช้งานอยู่ (AS) และขนานที่ใช้งานอยู่ (AP) เป็นแผนงานการตั้งค่าคอนฟิกที่ใช้งานอยู่ อุปกรณ์หน่วยความจําเป็น อุปกรณ์การกําหนดค่าอนุกรม (EPCQ) สําหรับการกําหนดค่า AS และหน่วยความจําแฟลชแบบขนานที่สนับสนุนสําหรับการกําหนดค่า AP
ในโครงร่างการกําหนดค่าแบบพาสซีฟ อุปกรณ์การกําหนดค่าจะควบคุมกระบวนการกําหนดค่าและให้ข้อมูลการกําหนดค่า อุปกรณ์การกําหนดค่าอาจเป็นโฮสต์อัจฉริยะภายนอก เช่น พีซี ไมโครโปรเซสเซอร์ หรือ CPLD ซีรีส์ MAX อนุกรมแบบพาสซีฟ (PS) แบบขนานแบบพาสซีฟที่รวดเร็ว (FPP) และ JTAG เป็นโครงร่างการกําหนดค่าแบบพาสซีฟ
หน่วยความจําภายนอกและ/หรืออุปกรณ์การกําหนดค่า
โครงร่างการกําหนดค่าทั้งหมดต้องการหน่วยความจําภายนอกหรืออุปกรณ์การกําหนดค่า อุปกรณ์ภายนอกเหล่านี้จําเป็นในการจัดเก็บข้อมูลการกําหนดค่าและ/หรือกําหนดค่า FPGA ® Intel เมื่อใช้โครงร่างการกําหนดค่าเฉพาะ ตัวอย่างเช่น อุปกรณ์หน่วยความจําภายนอกอาจเป็น อุปกรณ์การกําหนดค่าอนุกรม (EPCQ) หรืออุปกรณ์หน่วยความจําแฟลชแบบขนานที่สนับสนุน ตัวควบคุมการกําหนดค่าสามารถเป็นไมโครโปรเซสเซอร์หรือ CPLD ซีรีส์ MAX ใดก็ได้ โปรดทราบว่าโครงร่างการกําหนดค่าที่แตกต่างกันได้รับการสนับสนุนโดยความทรงจําภายนอกที่แตกต่างกันและ / หรืออุปกรณ์การกําหนดค่า ซีรีส์ MAX CPLD รองรับทรัพย์สินทางปัญญาแบบขนาน Flash Loader (IP) เพื่อตั้งโปรแกรมอุปกรณ์หน่วยความจําแฟลชอินเทอร์เฟซแฟลชทั่วไป (CFI) ผ่านอินเทอร์เฟซ JTAG และให้ตรรกะในการควบคุมการกําหนดค่า (Passive Serial และ Fast Passive Parallel) จากอุปกรณ์หน่วยความจําแฟลชไปยัง Intel® FPGA
ความกว้างของดาต้าบัส
ความกว้างของบัส DATA จะกําหนดจํานวนบิตที่ส่งต่อวงจร DCLK สําหรับโครงร่างการกําหนดค่า โดยทั่วไป แผนงานการตั้งค่าคอนฟิกยังสามารถจัดกลุ่มในโครงร่างการตั้งค่าคอนฟิกแบบอนุกรมหรือแผนงานการตั้งค่าคอนฟิกแบบขนานได้ โครงร่างการตั้งค่าคอนฟิกแบบอนุกรมส่ง 1 บิตต่อรอบ DCLK PS, AS และ JTAG เป็นโครงร่างการกําหนดค่าแบบอนุกรม ในทางกลับกันแผนการกําหนดค่าแบบขนานส่งมากกว่า 1 บิตต่อรอบ DCLK โครงร่างการกําหนดค่า FPP ส่ง 8, 16 และ 32 บิตต่อรอบ DCLK โครงร่างการกําหนดค่า AP ส่ง 16 บิตต่อรอบ DCLK โดยทั่วไป จํานวนบิตข้อมูลที่ส่งต่อรอบ DCLK จะสูงกว่าจะมีระยะเวลาการกําหนดค่าที่สั้นลง
เวลาการกําหนดค่าสัมพัทธ์
วงจรการตั้งค่าคอนฟิกประกอบด้วยสามขั้น ได้แก่ รีเซ็ต โครงแบบ และการเริ่มต้น เวลาการตั้งค่าคอนฟิกสัมพัทธ์ที่นี่อ้างอิงถึงขั้นการตั้งค่าคอนฟิกเท่านั้น เวลาที่ใช้สําหรับอุปกรณ์ในการเข้าสู่โหมดผู้ใช้นั้นนานกว่านั้นจริง ๆ
เวลาการกําหนดค่าแตกต่างกันไปตามรูปแบบการกําหนดค่าที่แตกต่างกันและขึ้นอยู่กับขนาดไฟล์การกําหนดค่าความกว้างของข้อมูลการกําหนดค่าความถี่ของนาฬิกาขับรถและเวลาการเข้าถึงแฟลช คุณสามารถประมาณเวลาการกําหนดค่าสัมพัทธ์ระหว่างโครงร่างการกําหนดค่าต่างๆ ของตระกูลอุปกรณ์และความหนาแน่นเดียวกันได้
เวลาการกําหนดค่า AS ถูกครอบงําโดยเวลาที่ใช้ในการถ่ายโอนข้อมูลจาก EPCQ ไปยังอุปกรณ์ FPGA อินเทอร์เฟซ AS ถูกตอกบัตรโดยเอาต์พุต FPGA DCLK ที่สร้างขึ้นจากออสซิลเลเตอร์ภายใน ความถี่ต่ําสุด DCLK เมื่อใช้ออสซิลเลเตอร์ 40 MHz คือ 20 MHz (50 ns) ตัวอย่างเช่น ค่าประมาณเวลาการกําหนดค่า AS สูงสุดสําหรับอุปกรณ์ EP3C10 คือ (ข้อมูลที่ไม่มีการบีบอัด 2.5 เมกะไบต์) = RBF ขนาด x (ระยะเวลา DCLK สูงสุด / 1 บิตต่อรอบ DCLK) = 2.5 Mb x (50 ns / 1 bit) = 125 ms
โดยทั่วไป แผนงานการตั้งค่าคอนฟิก FPP มีเวลาการตั้งค่าคอนฟิกที่สั้นที่สุด สําหรับแผน FPP ทั้งหมดความถี่ในการกําหนดค่าจะถูกควบคุมโดยอุปกรณ์ภายนอก โครงร่างการกําหนดค่า AS, PS และ JTAG มีเวลาการกําหนดค่าที่ค่อนข้างช้า อย่างไรก็ตาม เวลาการตั้งค่าคอนฟิกสัมพัทธ์เป็นเพียงการประมาณการ เวลาการกําหนดค่าจริงขึ้นอยู่กับความกว้างของข้อมูลการกําหนดค่าความถี่ในการกําหนดค่าที่อุปกรณ์ถูกตอกบัตรขนาดไฟล์การกําหนดค่าและเวลาการเข้าถึงแฟลช
การสนับสนุนสําหรับคุณสมบัติ CLKUSR
ในบางอุปกรณ์ขา CLKUSR เป็นพินเสริมที่ป้อนนาฬิกาที่ผู้ใช้จัดหาให้เพื่อซิงโครไนซ์การเริ่มต้นของอุปกรณ์อย่างน้อยหนึ่งเครื่องหลังจากการกําหนดค่า คุณลักษณะนี้อนุญาตให้อุปกรณ์อย่างน้อยหนึ่งเครื่องเข้าสู่โหมดผู้ใช้ในเวลาเดียวกัน พินนี้เปิดใช้งานโดยการเปิดตัวเลือก เปิดใช้งานนาฬิกาเริ่มต้นที่ผู้ใช้จัดหาให้ (CLKUSR) ในซอฟต์แวร์ Quartus® Prime หรือ Quartus II
สําหรับข้อมูลเพิ่มเติม โปรดดูบทการกําหนดค่าของอุปกรณ์ FPGA intel® ที่เกี่ยวข้องใน คู่มือการกําหนดค่า.
ความสามารถในการปรับขนาด
อุปกรณ์ FPGA EPCS (PDF) และอุปกรณ์ EPCQ (PDF) ของ Intel ® รองรับโซลูชันการกําหนดค่าอุปกรณ์เดียวสําหรับ Stratix® ซีรีส์ (ยกเว้น Stratix และ Stratix® GX) ซีรีส์ Arria® และ FPGA ซีรีส์®พายุไซโคลน
เมื่อต้องการเลือกอุปกรณ์การกําหนดค่าที่เหมาะสม ถ้าคุณกําลังกําหนดค่าห่วงโซ่ของ FPGA คุณต้องเพิ่มขนาดแฟ้มการกําหนดค่าสําหรับแต่ละ FPGA เพื่อกําหนดพื้นที่การกําหนดค่าทั้งหมดที่จําเป็น
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้