Intel® FPGAการตรวจสอบแผนผัง
Intel® FPGA ให้ข้อมูลสําหรับการตรวจสอบแผนผังที่มีวัตถุประสงค์เพื่อช่วยให้คุณตรวจสอบแผนผังและปฏิบัติตามคําแนะนําของ Intel เอกสารประกอบเหล่านี้อ้างอิงตาม หลักเกณฑ์การเชื่อมต่อพิน ของอุปกรณ์ที่เกี่ยวข้องและเอกสารIntel FPGAที่อ้างอิงอื่นๆ ที่ใช้กับการเชื่อมต่อพินระดับบอร์ดที่จําเป็นต้องพิจารณาเมื่อคุณทําแผนผังเสร็จสิ้น คู่มือการตรวจสอบแผนผังจะลิงก์ในตารางด้านล่างเพื่อดาวน์โหลดในรูปแบบเอกสาร Microsoft* Office Word
หากมีคำถามอยู่ คุณสามารถค้นหาตัวเลือกการสนับสนุนที่ ฝ่ายสนับสนุนลูกค้า Intel® ลูกค้าของ Intel ที่มี Intel® Premier Support สามารถค้นหาหัวข้อการฝึกอบรมและความช่วยเหลือได้ที่ Intel® Premier Support
นอกจากนี้ คุณยังสามารถค้นหาชุมชนของ Intel® เพื่อถามและตอบคำถามเกี่ยวกับ FPGA และตระกูลผลิตภัณฑ์ Programmable Solutions
สําหรับข้อมูลเกี่ยวกับการทดสอบการสแกนแบบ boundary โปรดดูที่ หน้าการสนับสนุน Intel BSDL
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้