ID บทความ: 000092438 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 07/10/2022

ข้อผิดพลาด (272006): MGL_INTERNAL_ERROR: พอร์ต <altera_syncram_instance_hierarchy> ได้มีการกําหนด inst altera_syncram_impl1|dffe inst ecc_addr_reg|D แล้ว</altera_syncram_instance_hierarchy>

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.2 และก่อนหน้า คุณอาจเห็นข้อความแสดงข้อผิดพลาดนี้ระหว่างการคอมไพล์ในขั้นตอนการสังเคราะห์สําหรับ Simple Dual Port RAM เมื่อใช้การกําหนดค่าต่อไปนี้:

    · Parameter device_family = "Agilex"

    · Parameter ram_block_type = "M20K"

    · Parameter enable_ecc = "TRUE"

    · Parameter address_aclr_b = "ACLEAR"

    · Parameter outdata_reg_b = "CLOCK0/CLOCK1"

    · ความกว้าง x numwords มากกว่า 20480 บิต (ใช้มากกว่า 1 M20K)

    · ไม่มีการใช้สัญญาณเปิดใช้งานการอ่าน

     

     

    ความละเอียด

    มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 21.4 และ 22.2

    ดาวน์โหลดและติดตั้งโปรแกรมแก้ไขจากลิงก์ต่อไปนี้:

    สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.4:

    สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.2:

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้