คุณอาจได้รับข้อความแสดงข้อผิดพลาดนี้เมื่อรวบรวมการออกแบบที่เชื่อมต่ออินเทอร์เฟซหน่วยความจําภายนอก Intel® Stratix® 10 FPGA IP ไปยังบล็อก RAM โดยตรงโดยใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition
คุณสามารถหลีกเลี่ยงข้อผิดพลาดนี้ได้โดยการเพิ่มอย่างน้อยหนึ่งขั้นตอนไปป์ไลน์ระหว่างอินเทอร์เฟซหน่วยความจําภายนอก Intel® Stratix® IP 10 FPGA และ Block RAM