ใช่ มีการอัพเดท/การเปลี่ยนแปลงเล็กน้อยในรุ่น IBIS Intel® Stratix® 10 รุ่นสุดท้าย, stratix10 models.xls (รายการรุ่น) และ stratix10_v3p0.ibs (ไฟล์ IBIS ภายใน stratix10.zip) ซึ่งมีการระบุไว้ด้านล่าง
1. ในไฟล์ stratix10 models.xls เราได้ลบ dsstl12, dtel12, sstl12 และชื่อรุ่น IBIS ที่มีการตั้งค่าการผสานรวมของ p0 และ s1 หรือ p0 และ on-chip (OCT)
นี่เป็นเพราะรุ่น dsstl12, dโลก12, sstl12 และ pod12 แสดงอย่างไม่ถูกต้องด้วยการตั้งค่าการเน้นล่วงหน้าเป็น 0 (p0) มาตรฐาน I/O เหล่านี้ไม่รองรับการตั้งค่าการเน้นล่วงหน้าเป็น 0 เมื่ออัตรา Slew คือ 1
2. ในไฟล์ stratix10_v3p0.ibs เราได้เพิ่มชื่อรุ่น sstl18ii_in_hps_lv IBIS ภายใต้คําสําคัญ [Pin]
นี่เป็นเพราะรุ่นsstl18ii_in_hps_lvมีอยู่ แต่ขาดหายไปจากส่วนที่ประกาศภายใต้คําสําคัญ [Pin]
3. ทั้งในไฟล์ stratix10_v3p0.ibs และ Stratix10 models.xls เราได้ลบการตั้งค่า 'p0' จากชื่อรุ่น 1.2V, 1.5V, 1.8V, 2.5V, 3.0V LVCMOS และ 3.0V LVTL IBIS
เนื่องจากรุ่นสําหรับ 1.2V, 1.5V, 1.8V, 2.5V, 3.0V LVCMOS และ 3.0V LVTTL มีการตั้งค่า p0 ไม่ถูกต้อง มาตรฐาน I/O เหล่านี้ไม่รองรับคุณสมบัติก่อนการเน้น
4. ในไฟล์ stratix10 models.xls เราได้เพิ่มชื่อรุ่น LVCMOS IBIS 1.8V ที่รองรับ HPS I/O Bank
เนื่องจากชื่อรุ่น LVCMOS IBIS 1.8V ที่รองรับสําหรับธนาคาร HPS I/O ขาดหายไปในไฟล์ stratix10 models.xls รุ่นที่ขาดหายไปได้แก่
a. 18_io_d10s0_hps_lv
B 18_io_d10s1_hps_lv
ค. 18_io_d12s0_hps_lv
d. 18_io_d12s1_hps_lv
ตะวัน ออก 18_io_d16s0_hps_lv
F 18_io_d16s1_hps_lv
กรัม 18_io_d2s0_hps_lv
H 18_io_d4s0_hps_lv
ฉัน18_io_d4s1_hps_lv
เจ 18_io_d6s0_hps_lv
K 18_io_d6s1_hps_lv
l. 18_io_d8s0_hps_lv
m. 18_io_d8s1_hps_lv
N 18_io_r25_hps_lv
O 18_io_r50_hps_lv
ไฟล์ Intel® Stratix® 10 models.xls และ stratix10_v3p0.ibs จะได้รับการแก้ไขในอนาคต