ID บทความ: 000091592 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 01/06/2023

ทําไมตัวสร้างการรับส่งข้อมูล EMIF Intel Agilex® 7 FPGA ล้มเหลวใน Multirank DDR4 LRDIMM ที่ความถี่การดําเนินงานที่สูงขึ้นในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v21.2

สิ่งแวดล้อม

  • ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime
  • เอฟพีจีเอ Intel® ซอฟต์แวร์การตั้งโปรแกรม
  • โมเดลหน่วยความจำ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจพบข้อผิดพลาดบิตที่จุดเริ่มต้นหรือตอนท้ายของ BL8 ต่อเนื่องที่ความถี่สูงใน Intel Agilex® ตัวสร้างการรับส่งข้อมูล EMIF 7 อุปกรณ์ ความล้มเหลวนี้มักจะเกิดขึ้นเนื่องจากการตั้งค่าเวลาตอบสนองบัสที่ไม่ถูกต้อง

    ความละเอียด

    ® ตัวสร้างการรับส่งข้อมูล EMIF Intel Agilex 7 อุปกรณ์เริ่มผ่านหลังจากเพิ่มเวลาตอบสนองบัสเพิ่มเติมไปยังพารามิเตอร์ต่อไปนี้ผ่านแท็บ EMIF IP GUI->controller ตัวอย่างเช่น + 3 รอบในพารามิเตอร์ต่อไปนี้:


    rd_to_wr_same_chip

    wr_to_rd_same_chip

    rr_to_rd_diff_cihp

    rd_to_wr_diff_chip

    wr_to_wr_diff_chip

    wr_to_rd_diff_chip

    ข้อมูลเพิ่มเติม

    ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้