ID บทความ: 000089642 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/03/2023

ทําไมฉันจึงไม่สามารถรีเซ็ต Hard Processor System (HPS) ของ Intel Agilex 7 FPGA® หรือ Intel® Stratix® 10 FPGA โดยใช้ Intel® FPGA IP ไคลเอนต์กล่องจดหมายได้

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็น Hard Processor System (HPS) บน FPGA Intel Agilex® 7 SoC และ FPGA SoC Intel® Stratix® 10 ไม่สามารถรีเซ็ตได้เมื่อออกคําสั่ง REBOOT_HPS (0x47) ผ่านทาง Intel® FPGA IP Mailbox Client

    คําสั่ง REBOOT_HPS ไม่รองรับโดยอินเทอร์เฟซ FPGA ไปยัง Secure Device Manager (SDM) การพยายามรีเซ็ต HPS จากคอร์ FPGA จะไม่สําเร็จ

     

     

    ความละเอียด

    ในการแก้ไขปัญหานี้ คุณต้องออกคําสั่งรีเซ็ต HPS ผ่านอินเทอร์เฟซ JTAG โดยใช้บริการแพ็คเก็ตคอนโซลระบบตามที่อธิบายไว้ใน AN 936: ดําเนินการคําสั่ง SDM ผ่านอินเทอร์เฟซ JTAG

    1. แตก เนื้อหาของ sdm-commands.zip

    2. เปิด คอนโซลระบบ จากซอฟต์แวร์ Intel® Quartus® Prime Pro Edition โดยการคลิก เครื่องมือ -> เครื่องมือดีบักระบบ ->คอนโซลระบบ

    3. ในหน้าต่างเทอร์มินัลของ System Console ให้เปลี่ยน ไดเรกทอรีเป็นไฟล์ที่แตกไฟล์ sdm_command.tcl

    4. ใส่ คําสั่งต่อไปนี้:
      % source sdm_command.tcl

    5. ดําเนินการ คําสั่ง REBOOT_HPS (0x47) ด้วยขั้นตอน exec_command :
      % exec_command 0x47

    คู่มืออ้างอิงทางเทคนิคของ Intel Agilex 7 Hard Processor และคู่มืออ้างอิงทางเทคนิคของระบบฮาร์ดโปรเซสเซอร์ Intel Stratix 10 มีกําหนดที่จะอัปเดตด้วยข้อมูลข้างต้น

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA
    เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้